华科数电ch04d.ppt

* * 一、数字电路的发展与可编程器件的出现 概 述 集成度： 高效、低耗、高精度、高稳定、智能化。 VLSIC LSIC SSIC MSIC 4.5 组合可编程逻辑器件 专用型：ASIC （Application Specific Integratel Circuit) 逻辑功能： 通用型：54/74系列、74HC系列、74HCT系列等 随系统规模扩大： 焊点多，可靠性下降 功耗增加、成本升高 占用空间扩大 要承担设计风险、 周期长、成本高 可编程器件 (PLD : Programmable Logic Device ） 系统设计师们希望自己设计 ASIC芯片，缩短设计周期，能在实验室设计好后，立即投入实际应用。 VLSIC 二、PLD的发展态势 向低电压和低功耗方向发展， 5V ? 3.3V ? 2.5V ? 1.8V ? 更低 向高集成度、高速度方向发展 集成度已达到400万门以上 向数、模混合可编程方向发展 向内嵌多种功能模块方向发展 RAM，ROM，DSP，CPU等 三、PLD的性能特点 1、逻辑功能强： PLD如一堆积木，它能完成任何数字器件的功能，用户可以自己设计上至高性能CPU,下至简单的MSIC电路。 2、集成度高：可以替代多至几千块通用IC芯片 极大减小电路的面积和电路连接，从而大大降低功耗，提高抗干扰能力，和可靠性。 3、设计方法灵活：可通过传统的原理图输入法或是硬件描述语言，自由的设计一个数字系统。使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制。 4、具有完善先进的开发工具： 提供语言、图形等设计方法，十分灵活 通过仿真工具来验证设计的正确性 7、使用方便：可以反复地擦除、编程，方便设计的修改和 升级 6、系统具有加密功能：设计者在设计时选中加密项，可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效地防止逻辑系统被抄袭。 5、系统处理速度高：用PLD与或两级结构实现任何逻辑功能， 所需的逻辑级数少。这不仅简化了系统设计，而且减少了级 间延迟，提高了系统的处理速度。 PROM PLA PAL GAL 低密度可编程逻辑器件 （LDPLD） EPLD CPLD FPGA 高密度可编程逻辑器件 （HDPLD） 可编程逻辑器件 （PLD） 1、按集成密度划分为 四、可编程逻辑器件的分类 2、按结构特点划分 四、可编程逻辑器件的分类(续) 基于门阵列结构的器件－－单元型 FPGA 基于与或阵列结构的器件－－阵列型 PROM，EEPROM，PAL，GAL，CPLD CPLD的代表芯片如：Altera的MAX系列 世界著名厂家及网址 FPGA的发明者，最大的PLD供应商之一 最大的PLD供应商之一 提供军品及宇航级产品 ISP技术的发明者 4.5.1 PLD的结构、表示方法 与门 阵列 或门 阵列 乘积项 和项 PLD主体 输入 电路 输入信号 互补 输入 输出 电路 输出函数 反馈输入信号 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。 1、PLD的基本结构 与门 阵列 或门 阵列 乘积项 和项 互补 输入 2. PLD的逻辑符号表示方法 (1) 连接的方式 (2)基本门电路的表示方式 F1=A?B?C 与门 或门 A B C D F1 A B C L A B C ≥1 L D F1=A+B+C+D 三态输出缓冲器 输出恒等于0的与门 输出为1的与门 输入缓冲器 (3) 编程连接技术 PLD表示的与门 熔丝工艺的与门原理图 L=A?B?C L V CC A B C D V CC + (5V) R 3k W L D 1 D 2 D 3 A B C 高电平 A、B、C有一个输入低电平0V A、B、C三个都输入高电平+5V 5V 0V 5V 低电平 5V 5V 5V L=A·B·C L=AB L V CC A B C D 连接 连接 连接 断开 A、B、C 中有一个为0 A、B、C 都为1 输出为0； 输出为1。 L=AC 断开 连接 连接 断开 L=ABC X X 器件的开关状态不同, 电路实现逻辑函数也就不同 1 0 1 1 1 1 (4) 浮栅MOS管开关 用不同的浮栅MOS管连接的PLD，编程信息的擦除方法也不同。SIMOS管连接的PLD，采用紫外光照射擦除；Flotox MOS管和快闪叠栅MOS管，采用电擦除方法。 浮栅MOS管 叠栅注入MOS(SIMOS)管 浮栅隧道氧