广工微机复习第2章 微处理器及其体系结构_20140915.ppt

3、最大工作方式 当MN/MX（33号引脚）接地时，8086/8088处于最大工作方式，系统的总线控制信号由专用的总线控制器8288提供。最大方式用于多处理器和协处理器的结构中。 最大工作方式引脚列表 （1）地址/数据总线（AD15~AD0 ） 是分时复用总线， 三态。 ①在总线周期T1内，它们是用来输出要访问的存储器地址或I/O端口地址A15~A0 ； ②在总线周期的其他时间内，作为双向数据总线： 对8086就是D15~D0； 对8088就是D7~D0。 （2）地址/状态总线A19/S6~ A16/S3 是分时复用总线，输出，三态。 ①在总线周期T1内，它们是用来输出要访问的存储器地址的高4位A19~A16； ②在总线周期的其他时间内，这4条线作为输出CPU的状态信息。 i) S6恒为0，指示当前CPU与总线相连； ⅱ) S5反映中断允许标志IF的值； ⅲ) S4和S3组合值用来指示当前正在使用哪个段寄存器。 S4和S3的编码含义 ③当进行DMA（Direct Memory Access直接存储器存取方式）， A19/S6~ A16/S3这些引脚被设置为高阻状态。 （3）控制总线 ①BHE/S7—34脚*，对8086，高8位数据总线允许/状态信号，输出，三态，也是分时复用总线。 在总线周期T1内，作为D15~D8允许信号，低电平有效，BHE其实就是Bus High Enable；如输出高电平，表示只使用低8位数据线 D7~D0 ； 在总线周期的其他T状态，输出S7，未有定义。 * 说明：此34引脚仅对8086，8088与其不同。 （3）控制总线 BHE与A0 （ AD0 ）组合控制传送数据的格式。 （3）控制总线 SSO—34脚，对8088， BHE 变成了SSO（System Status Output, 输出） 最小方式时与另外两个引脚组合提供状态信息； 最大方式始终为高电平。 （3）控制总线 ②RD读控制（32脚，输出，低电平有效），表示CPU正在读存储器或I/O端口输入； （3）控制总线 ③READY准备好信号（22脚，输入），是由所访问的存储器或I/O设备发来的响应信号，高电平表示数据已经准备就绪，马上可以进行一次数据传送。 CPU在总线周期T3，对READY进行采样； 如果READY为低电平，则会继续插入等待状态TW，在TW状态，CPU继续对READY信号进行采样，直到READY信号有效为止（即转为高电平）； 等待状态的插入延长了总线周期，不过，为了保证CPU与存储器和I/O之间传送数据的配合，这是必须的。 （3）控制总线 ④TEST测试信号（23脚，输入），当CPU执行WAIT指令时，每隔5个时钟周期对此引脚测试一次，是高电平时，CPU继续等待，一直等到出现低电平，CPU才开始执行下一条指令。 （3）控制总线 ⑤INTR中断请求（18脚，输入），是可屏蔽中断请求信号，当此引脚为高电平时，表示外设提出了中断请求。（INTR：interrupt request） CPU在每一条指令的最后一个时钟周期对INTR引脚进行测试，若为高电平，而且中断允许标志 IF＝1，则在该指令执行完毕后，响应中断请求。 ⑥NMI非屏蔽中断请求（17脚，输入，上升沿触发），当该引脚输入一个由低电平变高电平的信号时，CPU会在执行完当前指令后，响应中断请求。不受IF影响，不能用指令加以屏蔽。(NMI：nonmaskable interrupt) （3）控制总线 ⑦RESET复位信号（21脚，输入），高电平持续4个时钟周期以上有效。 复位信号有效后，FR、IP、DS、SS、ES和指令队列清零，（CS）=FFFFH。 RESET变为低电平时，CPU从FFFF0H开始执行程序。 （3）控制总线 ⑧MN/MX最小/最大工作方式（33脚，输入） 该引脚接高电平时，表示CPU工作于最小工作方式； 该引脚接地时，表示CPU工作于最大工作方式。 8088引脚公用信号列表 8086/8088引脚信号定义（1） 8086/8088引脚信号定义（2） 8086/8088引脚信号定义（3） 第二章 作业 P44 4、5、7、8、9 谢 谢 ！ 第二章结束 ②地址指针寄存器和变址寄存器（4个） SP、BP、SI、DI，都是16位寄存器，可以存放数据，