第5章hao(修改).ppt

2、计数器 D1与状态非连接 Q1在CP上升沿翻转 CP2与D1相连 Q2在Q1下降沿翻转 CP Q3在Q2下降沿翻转 Q4在Q3下降沿翻转 第四节 触发器逻辑功能的转换 一、J-K型改D型 J-K触发器特征方程： D触发器特征方程： J = D = D 比较得： 二、D型改J-K型　 三、D型改T型 自己完成 令两者相等 步骤：写出已知和待求触发器的特性方程; 令二者相等，得出待求触发器输入端的表达式; 画逻辑图 1、时钟控制R-S触发器 电平触发方式，当CP=1时，其状态随输入端R、S的变化而改变 2、主从J-K触发器 3、维持-阻塞D触发器 触发方式不同，逻辑功能与主从J-K触发器的相同。 Q* = D 小　结 4、边沿J-K触发器 常用时钟触发器功能表 要求掌握： 1、触发器的概念 2、电平触发、主从触发、边沿触发 3、钟控R-S、J-K、D触发器的逻辑功能 4、触发器功能之间的转换 作 业 5.1、 5.5、 5.12、 5.17、 5.22 真的要退出本章节吗？ 是[Y] 否[N] 第五章 触发器 触发器特点： 触发器分类： 本章重点： 触发器外部逻辑功能、触发方式。 能够存储一位二进制信息的基本单元。 1、有两个能够自行保持的稳定状态：0状态和1状态。 2、根据不同的输入信号，可以置成1状态或0状态。 按触发方式分：电平触发方式、脉冲触发方式及边沿触发方式。 按逻辑功能分：SR触发器、D触发器、JK触发器和T触发器。 组合电路： 不含记忆元件 、无反馈 输出与原来状态无关、 触发器： 第五章 触发器 触发器的状态由输出端Q 的状态表示 时序电路： 输出与原来状态有关、具有记忆功能 第一节 SR锁存器 第三节 脉冲触发的触发器 第四节 边沿触发的触发器 第五节 触发器逻辑功能的转换 第五章 触发器 第二节 电平触发的触发器 第一节 SR锁存器 电路图与逻辑符号 1、引入 随着输入不同，输出跟随变化。 (无记忆功能） 一、由与非门构成的SR锁存器 将 接回门1的另一个输入端，当信号Vi1消失时两个门的输出状态仍可保持。 1 0 1 0 0 1 0 1 RD=0，SD=1： =1，Q=0 RD=1，SD=0， =0，Q=1 置0状态 2、由两个“与非”门构成的SR锁存器电路图 输入：RD，SD; 输出: Q， 将触发器Q端的状态作为触发器的状态； 称为1态 称为0态 置1状态 1 1 1 0 1 1 0 1 RD = 1，SD = 1，Q = 0：Q=0 = 1 两个稳定状态： RD = 1，SD = 1，Q = 1：Q=1 = 0 RD、SD均为1时，输出不变，维持原态。 输入信号作用前Q = 1 输入信号作用前Q = 0 0 0 1 1 RD=0，SD=1： =1，Q=0 RD=1，SD=0， =0，Q=1 RD=1，SD=1， 、Q（不变） RD=0，SD=0， =Q=1，不稳定 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定 （Ф） 1 1 不变 不变 RD、SD同时变为1时，输出不稳定 不稳定状态 ？ Q端：称触发器原端或称1端 端：称触发器非端或称0端 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定 （Ф） 1 1 不变 不变 逻辑符号 若触发器原为1态，欲使之变为0态，必须将RD端的电平由1变为0，SD端的电平由0变为1，这里所加的输入信号称为触发信号，由它们导致的转换过程称为翻转。 RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示） SD：置1或置位端（低电平置１） 二、触发器的特性表及特征方程 约束条件，不 能同时为零 次态卡诺图 特征方程 Q ： 原状态或现态 Q*：新状态或次态 1、 特性表：输入信号与原态、次态列入真值表中，这种含有状态变量的真值表称为特性表。 2、 特征方程：表示电路次态与输入变量和电路现态之间的逻辑关系的状态方程。 SR锁存器的特性表 RD SD Q Q* 0 0 0 Ф 0 0 1 Ф 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 Q* 动作特点 在SR锁存器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里(即SD或RD为1的全部时间)，都能直接改变输出端Q和Q?的状态。