第5讲 存储控制器.ppt

P88,表6.1 存储控制器与外设的关系（P90,图6.2） S3C2440 与SDRAM 的地址连线分析 SDRAM 的寻址原理 SDRAM 的寻址原理 SDRAM 的寻址原理 SDRAM 的寻址原理 SDRAM 的寻址原理 SDRAM 的寻址原理 SDRAM 的寻址原理 存储控制器的寄存器使用方法 存储控制器的寄存器使用方法 存储控制器操作实例 存储控制器操作实例 存储控制器操作实例 存储控制器操作实例 存储控制器操作实例 谢谢！ * * 第5讲存储控制器 27根地址线ADDR0—ADDR26只有128M,怎样访问1GB地址空间？ CPU对外引出8根片选信号nGCS0~nGCS7 S3C2440 有27 根地址线ADDR[26:0]，8 根片选信号ngcs0-ngcs7,对应bank0-bank7，当访问bankx 的地址空间，ngcsx 引脚为低电平，选中外设。 2^27=2^7 * 2^10 * 2^10 = 128Mbyte 8*128Mbyte = 1Gbyte 所以S3C2440 总的寻址空间是1Gbyte。 市面上很少有32 位宽度的单片SDRAM，一般选择2 片16 位SDRAM 扩展得到32 位SDRAM. 选择的SDARM 是K4S561632E，4Mbit * 4bank *16，共32Mbyte。 SDRAM内部是一个存储阵列。可以把它想象成一个表格。和表格的检索原理一样，先指定行，再指定列，就可以准确找到所需要的存储单元。这个表格称为逻辑BANK。目前的SDRAM基本都是4个BANK。寻址的流程就是先指定BANK地址，再指定行地址，最后指定列地址。这就是SDRAM的寻址原理。存储阵列示意图如下： 查看K4S561632E的资料，这个SDRAM有 13 根行地址线 RA0-RA12 9 根列地址线 CA0-CA8 2 根BANK 选择线 BA0-BA1 SDRAM 的地址引脚是复用的，在读写SDRAM 存储单元时，操作过程是将读写的地址分两次输入到芯片中，每一次都由同一组地址线输入。两次送到芯片上去的地址分别称为行地址和列地址。它们被锁存到芯片内部的行地址锁存器和列地址锁存器。/RAS 是行地址锁存信号，该信号将行地址锁存在芯片内部的行地址锁存器中；/CAS 是列地址锁存信号，该信号将列地址锁存在芯片内部的列地址锁存器中。 使用的SDRAM是K4S561632E，它的规格是4*4M*16bit（使用两片是为了配置成32位的总线宽度），BANK大小是4M*16=64MB，总线宽度是32位，器件大小是4*BANK大小=256Mb，寄存器配置就是（4M*16*4B）*2，根据引脚配置方案 可知，SDRAM上的BANK地址引脚（BA[1:0]）与S3C2440的A[25:24]相连。 SDRAM引脚配置方案 ： BA0,BA1 接ADDR24,ADDR25，为什么用这两根地址线呢？BA0~BA1 代表了SDRAM 的最高地址位。因为CPU 的寻址空间是以字节（Byte）为单位的，本系统SDRAM 容量为64MByte，那就需要A25~A0（64M=2^26）地址线来寻址，所以BA1~BA0 地址线应该接到2440 的ADDR25~ADDR24 引脚上。13 根行地址线+9 根列地址线 = 22 根。另外K4S561632E一个存储单元是2个字节，相当于有了23 根地址线。BA0,BA1 是最高地址位，所以应该接在ADDR24,ADDR25 上。 SDRAM引脚配置方案 ： 上表是寄存器控制地址总线连接方式，我们使用2片SDRAM配置成32位的总线宽度，所以SDRAM上的A[12:0]接到S3C2440的A[14:2]引脚。 总线宽度和等待控制寄存器（BWSCON） BANK 控制寄存器（BANKCONn：nGCS0 至nGCS5） BANK 控制寄存器（BANKCONn：nGCS6 至nGCS7） 刷新控制寄存器 Bank 大小寄存器 SDRAM 模式 寄存器组寄存器（MRSR）