第三章 8086微处理器系统结构.ppt

第三章 8086微处理器系统结构 运算器 寄存器组 3.5.1、存储器、I/O的地址译码器 存储器的接口信号 存储器通过总线与CPU连接。CPU与存储器之间要交换地址信息、数据信息和控制信息。 存储器设计需要考虑的问题 1．存储器容量 2．存储空间的安排 3．总线上的存储器存取信号及时序 4．数据总线宽度 1.利用门电路进行地址译码 2.利用译码器进行地址译码 利用译码器芯片（例如74LS138译码器）对地址信号进行译码，译码器芯片有2:4，3:8，4:16等各种规格。 利用译码器进行译码的全译码电路 存储器设计 8086读总线周期 8086最小模式下的读总线周期 8086写总线周期 8086最小模式下的写时序 （1）取指周期 取指周期是取出某条指令所需的时间。在取指周期中CPU主要完成两个操作：1）按程序计数器PC的内容取指令；2）形成后继指令的地址。 取指周期 = （指令的长度 / 存储字的长度）× 主存的读/写周期 我们可以用设计指令格式时缩短指令长度、设计主存时增加主存储字字宽和采用快速的主存等措施来缩短取指周期，提高取指的速度。 （2）取操作数周期 取操作数周期是为执行指令而取操作数所需的时间。取操作数周期的长短与操作数的个数有关、与操作数所处的物理位置有关还与操作数的寻址方式有关。取操作数周期中应完成的操作是，计算操作数地址并取出操作数。操作数有效地址的形成由寻址方式确定。寻址方式不同，有效地址获得的方式不同、过程不同,提供操作数的途径也不同。因此操作数周期所进行的操作对不同的寻址方式是不相同的。 （3）执行周期 执行周期是完成指令所规定的操作和送结果所需的时间。它与指令规定的操作复杂程序有关，还与目的操作数的物理位置和寻址方式有关。状态信息中的条件码在执行周期中存入程序状态字PSW。若该指令是转移指令，在该周期中还要生成转移地址。 指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期。由于CPU内部的操作速度较快，而CPU访问一次内存所花的时间较长，因此通常用内存中读取一个指令字的最短时间来规定CPU周期。也就是说，一条指令的取出阶段（通常称为取指）需要一个CPU周期时间。而一个CPU周期时间又包含有若干个时钟周期（通常称为节拍脉冲或T周期，它是处理操作的最基本单位）。时钟周期是CPU的时间基准，由计算机的主时钟脉冲决定，执行每条指令和每个总线周期的一系列操作都是在时钟脉冲的同步下进行的。这些时钟周期的总和则规定了一个CPU周期的时间宽度。图3-13示出了采用定长CPU周期的指令周期示意图。从这个例子知道，取出和执行任何一条指令所需的最短时间为两个CPU周期。也就是说，任何一条指令，它的指令周期至少需要两个CPU周期，而复杂一些的指令周期，可能需要更多的CPU周期。 在执行指令的过程中，CPU要占用系统总线访问内存或外部设备，以便从内存或外设接口中读取指令或指令所需的操作数。CPU占用一次系统总线，进行信息的输入输出所需要的时间称为总线周期。 每当CPU要从内存或I/O端口存取一个字或字节数据时，就需要一个总线周期。而每条指令的执行过程至少需要一个总线周期（从内存读取一个字或字节的指令代码），大多数指令都需要多个总线周期（读指令代码、读操作数、存执行结果等）。 CPU在一个总线周期中访问一次内存或I/O端口，每一次访问过程都需要多个基本步骤按照一定顺序进行，CPU在每一步发出不同的联络控制信号。因此，可以将每一个总线周期再具体划分为若干个小的时钟周期。 3.3.2 时序信号的作用与管理 8284A与8086的连接如下图所示。外界送来的就绪信号RDY输入8284A，经时钟的下降沿同步后，输出READY信号作为8086的就绪信号READY；同样，外界送来的复位信号/RES输入8284A，经整形并由时钟的下降沿同步后，输出RESET信号作为8086的复位信号（其宽度不得小于4个时钟周期）。因此，外界的RDY和RES信号可以在任何时刻发出，但送至CPU是都是经过时钟同步后的信号。 图3-14 时序波形图 3.4 8086 CPU的中断系统 3.4.1 中断处理过程 中断，是指CPU在执行现行程序时，为处理一些紧急发生的情况，暂时停止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序的过程。如下图3-16所示，中断可分为中断请求、中断判优、中断响应、中断处理和中断返回等几个阶段 图3-16 CPU中断处理过程 1、内部中断 内部中断是由CPU内部事件引起的中断。如执行一条软件中断指令或单步中断标志TF为1时，执行任意一条指令，都可引起中断。因此内部中断也称软件中断，包括溢出中断、除法出错中断、单步中断、断点中断4个由内部硬件设置或自动引发的