- 1、本文档共25页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
学 号: 0121010340301
课 程 设 计
题 目 模型机的总体设计 学 院 计算机科学与技术 专 业 计算机科学与技术 班 级 计算机1003 姓 名 王俊哲 指导教师 许 毅
2011 年 12 月 30 日
课程设计任务书
学生姓名: 王俊哲 _ 专业班级: 计算机
指导教师: 许 毅 __ 工作单位:计算机科学与技术学院
题 目: 基本模型机的设计——加减法指令的实现
初始条件:
理论:学完“电工电子学”、“数字逻辑”、和“计算机组成原理”课程,掌握计算机组成原理实验平台的使用。
实践:计算机学院科学系实验中心提供计算机、实验的软件、硬件平台,在实验中心硬件平台验证设计结果。
要求完成的主要任务: (包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)
1、基本模型机系统分析与设计,利用所学的计算机组成原理课程中的知识和提供的实验平台完成设计任务,从而建立清晰完整的整机概念。
2、根据课程设计题目的要求,编制实验所需的程序,上机测试并分析所设计的程序。
3、课程设计的书写报告应包括:
(1)课程设计的题目。
(2)设计的目的及设计原理。
(3)根据设计要求给出模型机的逻辑框图。
(4)设计指令系统,并分析指令格式。
(5)设计微程序及其实现的方法(包括微指令格式的设计,后续微地址的产生方法以及微程序入口地址的形成)。
(6)模型机当中时序的设计安排。
(7)设计指令执行流程。
(8)给出编制的源程序,写出程序的指令代码及微程序。
(9)说明在使用软件HKCPT的联机方式与脱机方式的实现过程(包括编制程序中加减法指令的时序分析,累加器A和有关寄存器、存储器的数据变化以及数据流程)。
(10)课程设计总结(设计的特点、不足、收获与体会)。
时间安排:
周一:熟悉相关资料。 周二:系统分析,设计程序。
周三、四:编程并上实验平台调试 周五:撰写课程设计报告。
指导教师签名: 年 月 日
系主任(或责任教师)签名: 年 月 日
基本模型机的设计
—加减法指令的实现
设计目的
本次课程设计主要是完成简单的加减法指令的实现,通过使用软件HKCPT,了解程序编译、加载的过程。通过微单步、单拍调试,理解模型机中的数据流向。
在分析阶段主要完成模型机的整体逻辑框图,并在实验平台上连好线将各个逻辑部件组装成一个完整的模型机;在设计阶段主要是设计出该机的指令系统,并设计出相应的编码方式及时序逻辑;在实验验证阶段,自己按照设计阶段编制的指令系统编写一个程序,在实验平台上观看程序每一步运行的过程。
设计原理
模型机的运行是在微程序的控制下,实现特定指令的功能,并且编写相应的
微程序,简单的模型机都是由算术逻辑单元、微程序单元、堆栈寄存器单元、累加器、启停、时序单元、总线和存储器单元组成。我们可以先设计模型机的逻辑框图,然后编制相应的指令系统,模型机组装好后就可以输入事先编好的程序检验模型机是否成功。
设计内容
3.1 逻辑框图设计
根据设计的要求,对实验硬件资源进行逻辑组合,便可设计出该模型机整体逻辑框图。简单的模型机是由算术逻辑单元、微程序单元、堆栈寄存器单元、累加器、启停、时序单元、总线和存储器单元组成。
在模型机中,我们将要实现RAM的读写指令,寄存器的读写指令,跳转指令,ALU的加、减、与、或指令。把通用寄存器作为累加器A,进行左、右移等指令,整体构成一个单累加器多寄存器的系统。
下图给出了本次实验的模型机整机逻辑框图:
3.2 系统连线
1.总线和内存单元
BUS RM WM EMCK DJ1 DJ2 DJ3 DJ4 DJ5 DJ6 DJ7 AJ1 M21 M21 M22 PLS4 ALU-IN ALU-OUT R-IN RA-IN R-OUT RA-OUT PC-IN PC-OUT
2.微程序控制单元
MLD MCK MOCK MD0 MD1 MD2 MD3 MD4 MD5 MD6 MD7 M23 PLS1 PLS3 VCC VCC I4 I5 I6 I7 GND GND
3.寄存器单元
SA SB RR WR RCK X0 X1 ERA RA-O RACK I0 I1 M15 M14 PLS4 M12 M11 M10 M9 PLS4
4.算术逻辑单元
EDR1 EDR2 ALU-O CN M S3 S2 S1 S0 D2CK D1CK CCK Z
文档评论(0)