EDA指导书1EDA指导书1.doc

一、数字系统设计的概念 1、 数字系统的电路层次 门电路：CMOS门电路 组合逻辑电路：以基本逻辑门组成的无反馈的单方向性电路。对时间而言，只有延迟的概念，没有确定的时间逻辑。 时序逻辑电路：在电路中存在输出到输入的反馈。具有逻辑时序的概念、即引入了时钟的概念。时序电路分同步电路和异步电路两类。同步电路系统以触发器为基本时序电路单元，利用统一的时钟对电路系统进行统一的控制。异步电路利用专门的协调和仲裁电路进行统一管理。我们目前使用的数字系统电路都是同步电路，其中也有一些异步的概念，如异步置位和异步复位等。真正的异步电路系统是没有“时钟”的。 数字系统电路：以触发器和功能组合电路组成单元电路——寄存器。在逻辑关系上分成两部分，控制器和处理器。在较大的系统中又分成“内核”和“外壳”。 2、 数字系统设计的分类 专用集成电路（ASIC ：Application Specific Integrated Circuit）设计 可编程电路（FPGA：Field Programable Generric Array、CPLD：Complex Programmable Logic Devise）设计 电路板设计（PCB：Printed Circuit Board） 3、 数字电路系统的一般描述方式 逻辑代数方法：用逻辑函数、状态方程表示电路。是一种数学形式的描述，可以对简单的逻辑单元进行化简，具有数学的演绎功能。在保持电路功能不变的情况下，可以演变出多种形式。并与具体电路有一定的对应关系。 图表方法：用真值表、状态表、卡诺图、状态图、ASM图、框图等表示数字电路的逻辑功能。与具体电路无直接对应关系。 图形符号方法：用电路器件符号组成的电路图。 波形时序图方法：用信号对时间的函数曲线表示电路功能，主要用表示电路信号间的时间关系。 上述各种方法与人们理解、设计数字电路的各种需要有关。如果涉及制造电路，还需要更多的描述方法。如电路网表、电路制版、布线等。在不同的设计阶段，使用不同的描述方法。 4、 数字系统的硬件语言描述方式 数字电路系统的一般描述方法是类似于机器语言式的描述方式。一个系统从概念到具体电路的过程需要人工一步一步的完成，就象计算机中用人工编译得到机器语言代码。 硬件描述语言希望用类似计算机高级语言的方式描述数字电路系统，使得硬件的设计软件化。 由于硬件电路比计算机机器语言代码要复杂得多，因此很难将所有抽象性的概念都能“编译”成具体的电路网表。故硬件描述语言实际上包括了系统设计的各种行为抽象层次。 硬件描述语言有多种，已成为IEEE标准的有VHDL(Very High Speed Integeratd Ciruit)和Verilog HDL。VHDL在1983年成为IEEE标准，Verilog HDL在1995成为IEEE标准。目前使用的硬件描述语言人数两者各占50%。两者在行为抽象建模的覆盖范围方面有所不同。一般认为Verilog HDL在系统抽象方面比VHDL差一些，而Verilog HDL在门级和开关级方面比VHDL强。Verilog HDL在1999年发表了模拟和数字都适用的标准。 实现硬件设计软件化的关键是要具备将抽象的行为描述转变成门级描述的逻辑电路的工具。这种工具称为“综合工具”。在目前情况下，还不能实现对所以行为描述进行综合。这使得硬件描述语言必须同时具备行为描述和门级描述及中间级别的描述能力。因此，学习硬件描述语言必须以懂硬件电路为基础，不象学习计算机高级语言可以不懂汇编语言和计算机处理器的内部结构。 在一个具体的电路系统设计中，可能会用到各种层次的描述。设计描述的层次级别越低，实现的可能性越大，最后电路的简洁性越高，而手工工作量也越大。设计描述的层次越高，实现的可能性越小，最后电路的简洁性越低，而手工工作量也越小。甚至可以将已经完成的门级电路翻译成硬件描述语言的描述，但设计的工作效率就很低。 数字电路系统的设计结果需要进行验证后才能使用，过去一般是通过实验，后来可以进行软件仿真。在仿真前需要将设计进行输入，不同的设计有不同的输入法。硬件描述语言的源代码是纯文本，输入和修改比图形要容易和简单得多，并且代码很容易移植和扩充。图形描述则很难进行修改。 硬件描述语言适合于电路规模的不断扩大。经过验证的、可综合的、实现后的大规模电路可以作为一个“虚拟器件”，称为“核”。5000门以上的虚拟器件称为软核，5000门以上已经通过下载到FPGA中实现的虚拟器件称为硬核，5000门以上的已经实现ASIC器件的虚拟器件称为固核。利用已有的“核”就可以在很短的时间内设计出所需要的系统电路芯片。这与高级程序语言中调用各种函数是类似的。 5、 数字系统设计的工具 以前的数字电路系统的设计过程是：根据系统功能设计电路原理图；根据电路选择电路元器