PLD实验报告PLD实验报告.doc

MAX+plusⅡ开发工具使用 1. 实验内容 MAX+plus Ⅱ开发工具使用 2. 实验目的 学习利用MAX+plus II 进行可编程逻辑器件电路设计的过程，包括输入、编译和仿 真等。 3. 实验要求 上机操作，通过简单的实例，学会使用MAX+plus II的文本编辑器、图形编辑器及进行电路设计以仿真验证的方法。 4.实验原理 MAX+plusII软件是由Atera公司出版，提供FPEA（Field Programmable Gate Array）/CPLD (Complex Programmable Logic Device)的设计、仿真和烧写的环境。 实验为上机操作型，要求学生以21多任务器为例，上机操作练习使用软件MAX+plusII的不同工具和方法设计电路, 要设计的电路2选1多任务器电路原理如下图。 5. 实验仪器 计算机,每人一台，要求已经安装软件MAX+plus II 6. 实验步骤 实验步骤 1 练习使用电路图设计方法设计逻辑运算电路:2对1多任务器 1.打开新文件:进入图形编辑; 2.保存文件:保存为×××.gdf(如:ex1_g.gdf); 3.指定项目与文件同名×××(如:ex1_g); 4.如图,引入逻辑门、输入输出脚并命名，连线; 5.指定设计器件：MAX700S系列的EPM7128SLC84-7; 6.保存并检查、除错； 7.保存并编译：产生烧写文件xxx.pof; 8.创建电路符号文件：产生xxx.sys文件; 9.创建电路包含文件：产生xxx.inc文件; 10.时间分析； 实验步骤 2 练习使用AHDL语言设计逻辑运算电路:2对1多任务器 1.打开新文件:进入文字编辑; 2.保存文件:保存为xxx.tdf(如:ex1_t.tdf); 3.指定项目与文件同名xxx (如:ex1_t); 4.插入样本：引入样本Subdesign Section; 5.更改电路与文件名相同，xxx; 6.更改脚位名称； 7.逻辑描述，引入样本Logic Section与If Then Staement； 8.保存并检查、除错； 9.保存并编译：产生烧写文件xxx.pof; 10.创建电路符号文件：产生xxx.sys文件; 11.创建电路包含文件：产生xxx.inc文件; 12.时间分析； 实验步骤 3 仿真逻辑运算电路: 2对1多任务器 1.打开文件:选取菜单File→Open,选取xxx.gdf或xxx.tdf; 2.保存并编译:选取菜单File→Project →SaveCompile; 3.进入波形编辑窗口:MAX+plusII→Project →Waveform Editor; 4.引入输入输出脚:选取菜单Node→Enter Node from SNF; 5.设定时钟周期:Option→Gride size…选定gride size为50ns,单击OK; 6.设定输入脚位各时间状况:选取菜单Edit→Overwrite →Clock; 7.保存:设定好每个输入后, File→Save; 仿真逻辑运算电路: 2对1多任务器 8.仿真:选取窗口菜单MAX+plusII→Simulator,出现Timing Simulation对话框,单击Start,出现Simulator对话框,单击确定按钮,再单击OpenSCF可见输出端已经由计算机仿真完成; 9.观察输入输出关系的正确性. 组合电路模块设计 1. 实验内容 设计七段译码器(BCD码译为共阳极七段码)、算术运算电路(三位二进制乘法) ，并将设计好的电路下载到实验仪的芯片中，进行实物仿真 3. 实验要求 通过实例操作，学会使用MAX+plusII的文本编辑、图形编辑进行基本组合电路电路设计、仿真的方法。 4. 实验原理 一 七段译码器设计： 如下图所示，可将BCD码转换成数字显示码，有四个输入引脚和七个输出引脚，此七个输出引脚分别对应到七段显示器的 a,b,c, d,e,f,g 七段LED，其真值表如右所示。请使用AHDL语言设计。 二 算术运算电路设计（三位二进制乘法器）： 三位二进制乘法器其算法模型如下图，三位二进制乘法结果可用六位二进制来表示，如:M5 M4 M3 M2 M1 M0,MX算法如下： M0=A1·B2+A2·B1 M1=A1·B0+A0·B1+C1 M2=A0·B2+A1·B1+A2·B0+C2 M3=A1·B2+A2·B1+C3 M4=A2·B2+C4 M5=C5 可使用电路图设计，也可使用AHDL语言设计 。 电路原理如下图，hadd