七段数码管论文。七段数码管论文。.doc

七段数码管动态显示电路设计 内容提要: 介绍了一种具有数制转换功能的LED数码管显示控制器的设计。用VHDL描述了整个设计结构,并在Altera公司的Cyclone Ⅱ EP2C35T672C8器件上实现了该数码管显示电路。 关键词：QuartusⅡ VHDL 七段数码管 问题分析 本论文的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相应的键值。在任务中数字时钟选择1khz作为扫描时钟，用四个拨动开关作为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。 二、设计原理 此程序的工作原理是：动态显示时，所有数码管都接收到同样的段选信号，但那个数码管显示则是由位选端来控制的。所以只要将需要显示的数码管的位选端打开，所选的数码管就会显示字形，没有选得位则不亮。通过分时轮流控制各个数码管的位选端，就可以使各个数码管轮流受控显示，这就是动态显示。尽管实际上各个数码管并非同时点亮，但扫描速度足够快，利用发光二极管的余辉和人眼的视觉暂留作用，可以使人感觉各个数码管在同时显示。但是在实际情况中，数码管的扫描频率需要在适当的范围内，这样才能显示清晰的结果。如果频率太低，则不能满足同时显示的要求，如果频率过高，则会使数码管的显示有残影，相邻几位相互影响。一般选择几十千赫兹的频率比较适当。 三、VHDL程序： LIBRARY IEEE; -----库函数； USE IEEE.STD_LOGIC_1164.ALL; ----------定义了STD_LOGIC数据类型及相应运算； USE IEEE.STD_LOGIC_arith.ALL; ----------定义了STD_LOGIC数据类型及相应运算等； USE IEEE.STD_LOGIC_UNSIGNED.ALL; ----------定义了函数的STD_LOGIC_UNSIGNED数据类型； ENTITY scan IS ---------实体名； PORT( clk : IN STD_LOGIC; ---------输入端； key : IN STD_LOGIC_VECTOR(3 DOWNTO 0); ---------输入端； ledag : OUT STD_LOGIC_VECTOR(6 DOWNTO 0); ---------输出端； del : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); ---------输出端； END scan; --------结束实体； architecture bhv of scan is begin process(clk) variable dount:STD_LOGIC_VECTOR(2 DOWNTO 0); begin if clkevent and clk=1 then --------检测时钟上升沿 dount:=dount+1; --------计数器dount累加 end if; del=dount; --------片选信号 end process; p1:process(key) --------key变化时启动进程 begin case key is when 0000=ledag=0111111; --------七段数码显示0； when 0001=ledag=0000110; --------七段数码显示1； when 0010=ledag=1011011; --------七段数码显示2； when 0011=ledag=1000111; --------3 when 0100=ledag=1100110; --------4 when 0101=ledag=1101101; --------5 when 0110=ledag=1111101; --------6 when 0111=ledag=0000111; --------7 when 1000=ledag=1111111;--------8 when 1001=ledag=1101111;--------9 when 101