新数字存数示波器新数字存数示波器.doc

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
新数字存数示波器新数字存数示波器

简易数字示波器 实验报告 专业:通信工程 班级:08级2班 姓名:郑昕 学号:281406219 简易数字存储示波器 摘要 数字存储示波器具有可波形、体积小、功耗低,使用方便具有强大的信号实时处理分析功能在电子测量领域,数字存储示波器正在逐渐取代模拟示波器。 图1 二、主要的电路设计 1、脉冲信号放大器 对脉冲信号放大选用LM324(实际用LM311),第一级放大倍数为10倍,第二级为可调放大器,放大倍数最大可达到50倍,第三级可以将电压抬起,由负电压转化为正电压。硬件设如计图2。 图2 2、比较电路 采用LM111比较器进行比较,当输入信号放大后大于0时,通知控制电路,启动采样存储数据;当信号小于0时,无信号产生,AD574停止进行模拟到数字的转换。电路设计如图3。 图3 3、单片机小系统 单片机小系统板包括: AT89C51、74HC573、GAL6U8、628128等,可外接键盘,液晶屏。可实现多种简单的功能。如图4 图4 4、整个系统电路设计 整个系统由单片机(小系统板中的AT98C51)、CPLD(制作中选用EPM7064SLC44)、快速AD574、双口RAM(IDT7132)构成,实现本系统功能。电路如图5。 图5 三、器件选择 1、IDT7132 IDT7132为CMOS静态RAM,存储容量为2K字节。IDT7132具有两套I/O电路,可进行同时存取,并有一套竞争裁判电路。IDT7132有左、右两套完全相同I/O口,即两条数据总线D0~D7,两条地址总线A0~A10,两条控制总线CE、R/W、OE、BUSY。也就是说IDT7132内部的2K字节存储器可以通过左右两边的任一组I/O口进行全异步的存储器读写操作。 2、AD574 AD574是美国摸迷数字公司(Analog)推出的单片机高速12位逐次比较型A/D转换器,内置双极性电路构成的混合集成转换显示,具有外接元件少,精度高等特点,并且具有自动校零和自动极性转换功能,只需外接少量的阻容件即可构成一个完整的A/D转换器,AD574转换速度快,转换速度为25us。 四、CPLD控制部分设计 控制状态如图6所示。 状态st6为判断是否有脉冲,从比较器输入信号后如果有脉冲信号CPLD=1,控制电路启动。状态st0为判断启动信号,当单片机发出启动信号START=1时,控制AD574开启。 状态st1为AD574的转换 状态st2为采样周期等待,当STS=0转换结束,进入下一个状态。STS=1循环此状态。 状态st3为转换结束后向双口RAM送地址。 状态st4为双口RAM允许读写。 状态st5为存入数据。 控制程序如下: USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ad574 IS PORT(start,clk,STS,cpld:in std_logic; --CPLD:启动CPLD STS:AD转换标志 clk:时钟 start:单片机开启CPLD ceram,rw:out std_logic;--双口RAM控制 cead574,cs,A0,rc:out std_logic; --AD574控制 FOUT:out std_logic;--通知单片机读ROM addbus: out std_logic_vector(10 downto 0)); --11位地址总线 END ad574; ARCHITECTURE behav OF ad574 IS TYPE STATES IS(st0,st1,st2,st3,st4,st5,st6); --7 signal current_state, next_state:states:=st6; signal q :std_logic_vector(10 downto 0):=00000000000; --中间地址 signal ful:std_logic;-- signal cnt4:std_logic_ve

文档评论(0)

yxutcangfp + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档