第章数字电子技术图集.docVIP

第3章 数字电子技术 图3-2 三级管的开关工作状态 （a）） 图3-3 与运算 (a)电路图 (b)真值表 (c)用0、1表示的真值表 (d)与逻辑门电路的符号 图3-4或运算 (a)电路图 (b) 真值表 (c) 用0, 1表示的真值表 (d) 或逻辑门电路的符号 图3-5 非运算 (a)电路图 (b) 真值表 (c) 用0、1表示的真值表 图3-6 具有多发射极BJT的3输入端与非电路 (a) 电路图 (b)代表符号 图3-7 TTL或非门 (a) 电路图 (b) 代表符号 图3-8 CMOS反相器 (a)电路 (b) 简化电路 图3-9 CMOS与非门 图3-10 CMOS或非门 图3-11 例3-5逻辑电路图 图3-12 例3-5卡诺图 图3-13 卡诺图 （a） 2变量卡诺图 （b）3变量卡诺图 (c）4变量卡诺图 图3-14 例3-7图 图3-16 例3-9电路图 图3-17 4线-2线编码器逻辑图 图3-18 74138集成译码器逻辑图和引脚图 (a) 逻辑图 (b) 引脚图 e 图3-19发光二极管显示器 (a) 共阴极显示器 (b) 共阳极显示器 (c) 段组合图 图3-20 74LS48译码器构成的译码显示驱动电路图 图3-21 数据选择器示意图 图3-22 四选一数据选择器逻辑图 图3-23数据分配器 图3-24 半加器 (a) 由异或门及与门组成 (b) 半加器符号 图3-25 全加器 （a）逻辑图 （b）代表符号 图3-26 四位二进制全加器 图3-27 一位二进制数比较器的逻辑图 图3-28 256×4RAM存储矩阵 图3-29 PLD表示法 (a)基本的PLD结构图 (b) PLD连接方式 图3-30 PLD表示法的图形符号 (a)与门符号 (b)或门符号 图3-31 PLD表示的与门阵列 图3-32基本RS触发器 (a) 逻辑图 (b) 逻辑符号 图3-33 基本触发器状态转换图 图3-34 同步RS触发器 (a) 电路结构 (b)逻辑符号 图3-35 同步RS触发器的状态转换图 图3-36 同步D触发器 (a) 电路结构 (b)逻辑符号 图3-37 同步D触发器的状态转换图 图3-38 主从JK触发器电路 图3-39 JK触发器的状态转换图 图3-40 T触发器的状态转换图 图3-41 各种触发方式的逻辑符号 （a）高电平触发 （b）低电平触发 （c）上升沿触发 （d）下降沿触发 图3-42 触发器功能的转换 （a）D触发器转换为T触发器 （b）JK触发器转换为D触发器 (c) D触发器转换为JK触发器 图3-43时序逻辑电路同步二进制计数器 图3-57 图3-56电路的状态表 图3-58 RC环形多谐振荡器电路原理图 图3-59 RC环形多谐振荡器工作波形图 图3-60 微分型单稳态触发器电路原理图 图3-61 微分型单稳态触发器各点工作波形 图3-62 施密特电路的传输特性 图3-63 CMOS反相器组成的施密特触发器 （a)电路 (b)图形符号 图3-64 施密特触发器工作波形及传输特性曲线 （a)工作波形 (b)传输特性曲线 图3-65 4位R-2R的T形电阻网络D/A转换器原理图 图3-66 逐次比较型A/D转换器框图 图3-67双积分A/D转换器 图3-68 采样过程 图3-69 采样－保持电路 （a） 原理图 （b） 波形图 题3-13图 题3-20图 题3-7图 图3-15 例3-8图 题3-11图 题3-5图 题3-6图 题3-12图 题3－21图