微机实验2_I2C总线精选.doc

实验二 I2C存储器实验 实验目的 1、了解I2C总线的工作原理 2、掌握I2C总线驱动程序的设计和调试方法 3、掌握I2C总线存储器的读写方法 实验仪器 单片机开发板、万利仿真机、稳压电源、计算机 实验原理 I2C总线常识 I2C总线采用一个双线式漏极开路接口，可在一根总线上支持多个器件和主控器。所连接的器件只会把总线拉至低电平，而决不会将其驱动至高电平。总线在外部通过一个电流源或上拉电阻器连接至一个正电源电压。当总线空闲时，两条线路均为高电平。在标准模式中，I2C 总线上的数据传输速率高达100kbit/s，而在快速模式中则高达400kbit/s。 I2C总线上的每个器件均由一个存储于该器件中的唯一地址来识别，并可被用作一个发送器或接收器（视其功能而定）。除了发送器和接收器之外，在执行数据传输时，还可把器件视作主控器或受控器。主控器是负责启动总线上的数据传输并生成时钟信号以允许执行该传输的器件。同时，任何被寻址的器件均被视作受控器。 CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOS EEPROM，内部含有128/256/512/1024/2048个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗，CAT24WC01有一个8字节页写缓冲器，CAT24WC02/04/08/16有一个16字节页写缓冲器，该器件通过I2C总线接口进行操作，有一个专门的写保护功能，并且器件能与400KHzI2C总线兼容。 引脚名称和功能如图4-64所示。 图4-64 24系例I2C存储器引脚说明 通过器件地址输入端A0、A1和A2可以实现将最多8个24WC01和24WC02器件4个24WC04器件,2个24WC08器件和1个24WC16器件连接到总线上。 I2C总线协议 （1）只有在总线空闲时才允许启动数据传送。 （2）在数据传送过程中，当时钟线为高电平时，数据线必须保持稳定状态，不允许有跳变。时钟线为高电平时，数据线的任何电平变化将被看作总线的起始或停止信号。 （3）起始信号 时钟线保持高电平期间，数据线电平从高到低的跳变作为I2C 总线的起始信号。 （4）停止信号 时钟线保持高电平期间，数据线电平从低到高的跳变作为I2C 总线的停止信号。 I2C 总线时序： 图4-65 I2C 总线时序图 I2C总线启动停止信号波形：SCL为高电平，SDA降沿为启动信号；SCL为高电平，SDA上升沿为停止信号。 图4-66 I2C 总线启动停止信号 I2C总线写周期波形：SCL正脉冲锁存数据，或SCL为高电平数据有效。SCL高电平期间SDA数据应保持不变。 图4-67 I2C 总线写时序波形 I2C总线应答信号波形：I2C总线数据传送时，每成功地传送一个字节数据后，接收器都必须产生一个应答信号。应答的器件在第9个时钟周期时将SDA线拉低，表示其已收到一个8位数据。 图4-68 I2C 总线读时序 24C系列存储器读写操作 （1）24系列常用存储器器件地址安排 图4-69 24系例存储器器件地址安排 （2）字节写操作 在字节写模式下，主器件发送起始命令和从器件地址信息（R/W位置零）给从器件，在从器件产生应答信号后，主器件发送CAT24WC01/02/04/08/16的1字节地址（存储容量大的存储器字节地址两字节），主器件在收到从器件的另一个应答信号后，再发送数据到被寻址的存储单元。CAT24WC01/02/04/08/16再次应答，并在主器件产生停止信号后，开始内部数据的擦写，在内部擦写过程中从器件不再应答主器件的任何请求（10ms）。如图4-70所示。 图4-70 字节写操作数据帧结构 （3）页写操作（提高写入速度） 根据页缓冲区的大小，页写的字节数不能超过缓冲区大小。如果在发送停止信号之前主器件发送超过缓冲区大小，地址计数器将自动翻转，先前写入的数据被覆盖。如图4-71所示。 图4-71页写操作数据帧结构 （4）当前地址读操作 当读取一个字节数据后，存储器内部地址计数器加1。当读到最后一字节时，计数器将翻转到0且继续输出数据。CAT24WC01/02/04/08/16 接收到从器件地址信号后（R/W 位置1），它首先发送一个应答信号，然后发送一个8位字节数据。主器件产生一个非应答信号（这里是主器件发送的非应答信号），再产生一个停止信号。如图4-72所示。 图4-72 当前地址读操作数据帧结构 （5）任意地址读操作、连续读操作 图4-73 任意地址读、连续读操作数据帧结构 I2C总线存储读写程序设计 I2C总线存储器读写程序分为两层：硬件接口程序和存储器读写程序。其中硬件接口程序有：总线启动、停止、发数据、收数据、发响应、发非响应、读从器件响应状态等。存储器读写程序有：单字节写数据、页写数据