-阵列除法器的设计1.doc

Xxxxxxxxx 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：阵列除法器的设计 院（系）：xxxxxxxxx 专 业：xxxxxxxxx 班 级：xxxxxxxxx 学 号：xxxxxxxxxxx 姓 名：xxxxxxxxxxxxx 指导教师：xxxxxxxxxxxx 完成日期：xxxxxxxxxxxxxxx  目 录 第1章 总体设计方案 1 1.1 设计原理 1 1.2 设计思路 3 1.3 设计环境 4 第2章 详细设计方案 7 2.1 顶层方案图的设计与实现 7 2.1.1创建顶层图形设计文件 7 2.1.2器件的选择与引脚锁定 8 2.1.3编译、综合、适配 9 2.2 功能模块的设计与实现 9 2.3 仿真调试 11 第3章 编程下载与硬件测试 14 3.1 编程下载 14 3.2 硬件测试及结果分析 14 参考文献 16 附录（电路原理图） 17 第1章 总体设计方案 1.1 设计原理 阵列除法器是一种并行运算部件，采用大规模集成电路制造与早期的串行除法器相比阵列除法器不仅所需的控制线路少而且能提供令人满意的高速运算速度。如不恢复余数阵列除法器补码阵列除法器等等CAS单元所组成的流水阵列来实现的它有四个输出端和四个输入端。当输入线P＝0时CAS作加法运算；当P＝1时CAS作减法运算。逻辑结构图逻辑结构图CAS单元的输入与输出的关系可用如下一组逻辑方程来表示：Si＝Ai⊕(Bi⊕P)⊕CCi＋1＝(Ai＋Ci)·(Bi⊕P)＋AiCi当P＝0时Si＝Ai⊕Bi⊕CiCi＋1＝AiBi＋BiCi＋AiCi 当P＝1时,则得求差公式：Si＝Ai⊕Bi⊕Ci Ci＋1＝AiBi＋BiCi＋AiCi其中Bi＝Bi⊕1。在减法情况下,输入Ci称为借位输入,而Ci＋1称为借位输出。不恢复余数的除法也就是加减交替法。在不恢复余数的除法阵列中每一行所执行的操作究竟是加法还是减法取决于前一行输出的符号与被除数的符号是否一致。当出现不够减时部分余数相对于被除数来说要改变符号。这时应该产生一个商位0”，除数首先沿对角线右移然后加到下一行的部分余数上。当部分余数不改变它的符号时即产生商位1”，下一行的操作应该是减法。由顶部一行和最右边的对角线上的垂直输入线来提供的沿对角线方向进入这个阵列当输入线P＝0时CAS作加法运算；当P＝1时CAS作减法运算。是用一个可控加法/减法(CAS)单元所组成的流水阵列来实现的。推广到一般情况一个(n＋1)位除(n＋1)位的加减交替除法阵列由(n＋1)2个CAS单元组成其中两个操作数(被除数与除数)都是正的 = 0. X1 X2 X3 X4，除数为Y= 0. Y1 Y2 Y3Y4，商数为Q = 0. Q1 Q2 Q3Q4，它的余数为R = 0. 000 R4 R5 R6R7R8，字长为n + 1 = 5。 单元之间的互联是用n＝4的阵列来表示的。 被除数X是一个4位的小数：X = 0. X1 X2 X3 X4 它是由顶部一行和最右边的对角线上的垂直输入线来提供的。 除数Y是一个4位的小数：Y= 0. Y1 Y2 Y3 Y4 它沿对角线方向进入这个阵列。因为，在除法中所需要的部分余数的左移，可以用下列等效的操作来代替：即让余数保持固定，而将除数沿对角线右移。 商?Q是一个4位的小数：Q = 0. Q1 Q2 Q3 Q4 它在阵列的左边产生。 余数?R是一个8位的小数：R = 0. 000 R4 R5 R6R7R8 它在阵列的最下一行产生。 最上面一行所执行的初始操作经常是减法。因此最上面一行的控制线P置成“1”。减法是用2的补码运算来实现的，这时右端各CAS单元上的反馈线用作初始的进位输入。每一行最左边的单元的进位输出决定着商的数值。将当前的商反馈到下一行,我们就能确定下一行的操作。由于进位输出信号指示出当前的部分余数的符号,因此,它将决定下一行的操作将进行加法还是减法。不恢复余数阵列除法器来说在进行运算时沿着每一行都有进位(或借位)传播,同时所有行在它们的进位链上都是串行连接。 ??? 1.3 设计环境 （1）硬件环境 ?伟福COP2000型计算机组成原理实验仪 COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。 COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统