数字逻辑第6章——采用大规模集成电路的逻辑设计.ppt

第六章 采用中、大规模集成电路的逻辑设计 6.1 二进制并行加法器 6.2 数值比较器 6.3 译码器 6.4 多路选择器 6.5 计数器 6.6 寄存器 6.7 只读存储器 6.8 可编程逻辑阵列 集成电路发展历史 “集成电路” (IC)是相对“分立原件”而言的，是所有以半导体工艺将电路集成到一块芯片的器件总称。 半导体制造工艺的发展带动了集成电路的更新换代。 VLSI时代存储器件制造工艺带动了整个微处理器的更新换代。 摩尔定律：每18个月集成度翻一翻。 集成电路内部的连线宽度是主要的指标: 0.8 ?m, 0.35 ?m, 0.25?m, 0.18?m,0.13 ?m ……. 集成电路发展历史（续） （1） Small Scale IC （SSI） 小规模 IC 1965年 规模： 10个门/片电路以下 主要产品：门电路 触发器（Flip Flop） 集成电路发展历史（续） （2） Medium Scale IC （MSI） 中规模 IC 1970年 规模：10－100个门/片 主要产品：逻辑功能部件 4位ALU（8位寄存器） 集成电路发展历史（续） （3）Large Scale IC （LSI） 大规模 IC 1976年 规模：100－1000个门/片 主要产品：规模更大的功能部件 存储器，8位CPU 集成电路发展历史（续） （4）Very large Scale IC （VLSI） 超大规模 IC 80年代初 规模： 1000个门以上 多个子系统集成 集成电路发展历史（续） （5）Ultra large Scale IC （ULSI） 甚大规模IC（微处理器等） 每隔18个月，集成度翻一翻 价格1/2 品种多 性能高 集成电路的分类 按功能分：数字电路、线性电路（模拟电路）两大类 数字电路：从门电路到微处理器、存储器等多种 按半导体制造工艺： 双极型(TTL,LTTL,STTL,LSTTL,ECL…) MOS(PMOS,NMOS,CMOS,BiCMOS…) 目前最常用的工艺: CMOS（互补金属氧化物半导体） 6.1 二进制并行加法器 1、并行加法器（串行进位） 2、超前进位并行加法器（先行进位） Ci=(Ai⊕Bi)Ci-1+AiBi 当i=1,2,3,4时，得到 C1=(A1⊕B1)C0+A1B1 C2=(A2⊕B2)C1+A2B2 C3=(A3⊕B3)C2+A3B3 C4=(A4⊕B4)C3+A4B4 若令Pi=Ai⊕Bi ,Gi=AiBi 则 Ci = PiCi-1+ Gi 超前进位并行加法器（续） C1=P1C0+G1 C2=P2C1+G2 C3=P3C2+G3 C4=P4C3+G4 整理上式得： C1=P1C0+G1 C2=P2P1C0+P2 G1 +G2 C3=P3 P2P1C0 + P3 P2 G1 + P3 G2 + G3 C4=P4 P3 P2P1C0 + P4 P3 P2 G1 + P4 P3 G2 + P4 G3 +G4 例如：74283是一个典型的四位二进制超前进位并行加法器。 74283超前进位并行加法器 例1：用74283设计一个四位加法/减法器。 例3：用74283设计一位8421BCD码十进制 加法器。 6.2 数值比较器(7485) 数据比较器功能表 例：用两片7485对两个8位二进制数进行比较。 6.3 译码器 译码器是一种多输出组合逻辑部件，它能将n个输入变量变换成2n个输出函数，并且每个输出函数对应于n个输入变量的一个最小项。 常见的集成化译码器有2-4、3-8、4-16 下面介绍典型的3-8译码器：74138 典型的3-8译码器：74138 例1：用74138和适当的门电路实现全减器。 全减器真值表 例2：用74138和适当的门电路实现逻辑函数 F(A,B,C,D)=∑m(