数字电子技术基础(哈尔滨工程大学)数字教案(第8章).pptVIP

数字电子技术基础(哈尔滨工程大学)数字教案(第8章).ppt

  1. 1、本文档共29页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第八章 可编程逻辑器件 第八章 可编程逻辑器件 (PLD, Programmable Logic Device) 8.1 概述 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点:是一种按通用器件来生产,但逻辑功能是由用户通过对器件编程来设定的 二、PLD的发展和分类 PROM是最早的PLD PAL 可编程逻辑阵列 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD 三、LSI中用的逻辑图符号 8.2 现场可编程逻辑阵列 FPLA 组合电路和时序电路结构的通用形式 8.2 FPLA 组合电路和时序电路结构的通用形式 8.3 PAL(Programmable Array Logic) 8.3.1 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为: 二、编程单元 出厂时, 所有的交叉点均有熔丝 8.3.2 PAL的输出电路结构和反馈形式 一. 专用输出结构 二. 可编程输入/输出结构 三. 寄存器输出结构 四. 异或输出结构 五. 运算反馈结构 8.4 通用逻辑阵列 GAL 8.4.1 电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC 8.4.2 OLMC 8.4.3 GAL的输入和输出特性 GAL是一种较为理想的高输入阻抗器件 8.5 可擦除的可编程逻辑阵列EPLD 一、结构特点 相当于 “与-或”阵列(PAL) + OLMC 二、采用EPROM工艺 集成度提高 小结 8.7 现场可编程门阵列FPGA 一、基本结构 1. IOB 2. CLB 3. 互连资源 4. SRAM分布式 每一位触发器控制一个编程点 二、编程数据的装载 8.8 在系统可编程通用数字开关(ispGDS) 8.9 PLD的编程 以上各种PLD均需离线进行编程操作,使用开发系统 一、开发系统 硬件:计算机+编程器 软件:开发环境(软件平台) VHDL, Verilog 真值表,方程式,电路逻辑图(Schematic) 状态转换图( FSM) 二、步骤 抽象(系统设计采用Top-Down的设计方法) 选定PLD 选定开发系统 编写源程序(或输入文件) 调试,运行仿真,产生下载文件 下载 测试 isp器件的编程接口(Lattice) 使用ispPLD的优点: *不再需要专用编程器 *为硬件的软件化提供可能 *为实现硬件的远程构建提供可能 * * 数字 系统 EPROM:与阵列固定,或阵列可编程 A0~An-1 W0 W(2n-1) D0 Dm 用途:产生组合逻辑电路 用途:组合逻辑电路, 有三态控制可实现总线连接 可将输出作输入用 用途:产生时序逻辑电路 时序逻辑电路 还可便于对“与-或”输出求反 时序逻辑电路 可产生A、B的十六种算术、逻辑运算 编程单元 采用E2CMOS 可改写 GAL16V8 数据选择器 固定 固定 固定 可编程 输出方式 可编程 可编程 固定 固定 固定 可编程 可编程 可编程 PROM PLA PAL GAL 或阵列 与阵列 器件名称 1. IOB 2. CLB 3. 互连资源 4. SRAM 可以设置为输入/输出; 输入时可设置为:同步(经触发器) 异步(不经触发器) 本身包含了组合电路和触发器,可构成小的时序电路 将许多CLB组合起来,可形成大系统 数据可先放在EPROM或PC机中 通电后,自行启动FPGA内部的一个时序控制逻辑电路,将在EPROM中存放的数据读入FPGA的SRAM中 “装载”结束后,进入编程设定的工作状态 !!每次停电后,SRAM中数据消失 下次工作仍需重新装载 开发 环境

文档评论(0)

1243595614 + 关注
实名认证
文档贡献者

文档有任何问题,请私信留言,会第一时间解决。

版权声明书
用户编号:7043023136000000

1亿VIP精品文档

相关文档