数字电子技术第2版课件作者曾晓宏第4章节时序逻辑电路.ppt

时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点： （1）含有具有存储电路（最常用的是触发器）。 （2）具有反馈通道。 （2）状态表（真值表）——用表格的形式反映电路状态和输出状态在时钟序列作用下的变化关系。 （3）状态图——用图形反映电路状态的转换规律和转换条件。 （4）时序图——在时钟和输入信号作用下，电路状态、输出状态随时间变化的波形图。 1．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态转换图说明给定时序逻辑电路的逻辑功能。 例：同步时序逻辑电路的分析。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的状态方程： （4）作状态转换表及状态图 ①当X=0时：触发器的状态方程简化为： ①当X=1时：触发器的次态方程简化为： 输出方程简化为： 根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。 1.异步二进制计数器 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 2.异步十进制计数器 （3）作状态转换表。 集成同步二进制计数器举例 ① 异步清零。 （2）4位二进制同步可逆计数器74191 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。 RD是异步清零控制端。 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动。 本章小结 74LS160 Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTP CP CO CTT 74LS190 Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP CO/BO 集成十进制同步计数器 4.2.3 N制计数器 集成计数器是厂家生产的定型产品，所以进制和计数顺序不能改变，往往为自然态序编码。因此构成N进制计数器时，需要利用清零端或者置数端，让电路跳过本身固定的某些状态，从而获得N进制的计数。 1.直接清零法获得N进制计数器 1）画出集成计数器本身的状态转换图。 2）根据N进制计数器的模，在状态转换图中找出全0态的前一个状态， 称为清零态SN-1。 3）根据清零端的有效状态（低电平或者高电平有效），结合清零态SN-1， 确定控制端信号的表达式。 4）根据表达式在集成计数器上连线，构成N进制计数器。 方法： 例：用74LS163来构成一个十二进制计数器。 解：1）画出集成计数器的状态转换图。其模为16?N，由16个状态构成一个循环。 2）由于N＝12，可得由虚线构成的新循环，包含12个状态。全0态的前一个状态，即清零态SN-1＝1011。 3）清零端 为低电平有效，同步清零。所以得： ＝ 0000 0001 0010 0011 0100 0101 0110 0111 1111 1110 1101 1100 1011 1010 1001 1000 清零态 74LS163 Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTP CP CO CTT 1 ? 1 用直接清零法将74LS163构成十二进制计数器 0 0 1 0 1 1 0 0 0 0 CP 下个CP到来时： 2）N＝12，可得由粗虚线构成的新的循环。全0态的前一个状态，即清零态SN-1＝1011。 3）由于清零端是异步的，所以清零控制信号参考的是一个极其短暂的过渡状态SN。即原有状态转换图中SN-1的下一个状态，本题中 SN＝1100。 计数器从全0状态S0＝0000开始计数，计到第十一个脉冲时到达SN-1状态。第十二个计数脉冲到达时，转换到状态SN，此时，借助SN的状态使得异步的控制端有效，立即清零，随后SN消失，电路成为全0态，回到原点形成十二个计数脉冲的循环。 4）74LS197的清零端为低电平有效，异步清零。所以由SN得： 例：用74LS197来构成一个十二进制计数器。 0000 0001 0010 0011 0100 0101 0110 0111 1111 1110 1101 1100 1011 1010 1001 1000 清零态 过渡态 解： 1）