数字电子技术基础课件作者张志良第5章节时序逻辑电路.ppt

尚辅网 / 第5章 机械工业出版社同名教材 配套电子教案 数字电子技术基础 第5章 时序逻辑电路 5.1 时序逻辑电路基本概念 5.1.1 时序逻辑电路概述 ⒈ 定义： 任意时刻的输出不仅取决于该时刻的输入信号，而且还与输入信号作用前电路的输出状态有关。 ⒉ 特点： 具有记忆功能。 ⒊ 组成： 时序逻辑电路一般由组合逻辑电路和存储电路组成。 ⒋ 分类： 按有否统一时钟控制，可分为同步时序电路和异步时序电路。 按功能划分，可分为寄存器、计数器和顺序脉冲发生器等。 5.1.2 时序逻辑电路的分析方法 ⒈ 同步时序逻辑电路的分析方法 组成时序电路的各触发器，具有统一的时钟脉冲CP，称为同步时序电路。 【例5-1】 试分析图5-2同步时序电路。 图5-2 同步时序电路分析示例图 解： ⑴ 列出各触发器的激励方程 ⑵ 列出各触发器的输出状态方程 将每个触发器的激励方程代入该触发器的特征方程 并化简： ⑶ 列出电路总输出状态方程： ⑷ 列出状态转换真值表，并画出状态转换图 图5-3 图5-2电路状态转换图 ⑸ 画出时序波形图 图5-4 图5-2电路时序波形图 ⑹ 分析电路功能 ① 判断电路能否自启动：自启动电路。 ② 分析电路功能：属于6进制计数器。 ⒉ 异步时序逻辑电路的分析方法 组成时序电路的各触发器，没有统一的时钟脉冲CP，称为异步时序电路。 【例5-2】 试分析图5-5异步时序电路。 图5-5 异步时序电路分析示例图 解： ⑴ 列出各触发器的激励方程 ⑵ 列出各触发器的时钟方程 上式表示，触发器F2F0在时钟CP下降沿触发，F1在Q0下降沿触发。 ⑶ 列出各触发器的输出状态方程 其中， 的状态变换是在Q0出现下降沿跳变时刷新， 否则，保持原状态不变。 ⑷ 列出各触发器状态转换表，并画出状态转换图 图5-6 图5-5电路状态转换图 根据各触发器的输出状态方程，列出状态转换表如表5-2，需要说明的是， 在 从1→0时改变状态。 ⑸ 画出时序波形图如图5-7所示。 图5-7 图5-5电路时序波形图 ⑹ 综上所述，图5-5电路为一个具有自启动功能的异步五进制计数器。 5.2 寄存器 5.2.1 寄存器的概述 ⒈ 定义：能存放一组二进制数码的逻辑电路。 ⒉ 组成：由具有记忆功能的触发器和具有控制功能的门电路组成。 ⒊ 分类：寄存器按其功能可分为数码寄存器和移位寄存器。 ⒋ 用途 ① 在计算机中存放数据、中间运算结果、指令代码和地址等； ② 组成加法器、计数器等运算电路。 5.2.2 数码寄存器 ⒈ 工作原理 图5-8 4位数码寄存器 输入信号D0～D3必须在CP脉冲触发有效前输入，否则将出错。 ⒉ 集成数码寄存器 ⑴ 74LS377 图5-9 74LS377逻辑结构引脚图 ⑵ 74LS373 图5-10 74LS373引脚图 5.2.3 移位寄存器 ⒈ 功能：移位寄存器除具有数码寄存功能外，还能使寄存数码逐位移动。 ⒉ 用途 ① 是组成计算机系统中的一个重要部件。 ② 将并行数据转换为串行传送，也可将串行数据转换为并行传送。 ⒊ 分类 按数据移位方向，可分为左移和右移移位寄存器，单向移位型和双向移位型。 按数据形式变换，可分为串入并出型和并入串出型。 ⒋ 工作原理 图5-11 移位寄存器原理图 图5-12 移位寄存器串入并出电路 图5-13 移位寄存器并入串出电路 ⒌ 集成移位寄存器 ⑴ 74LS164 图5-14 74LS164引脚图 ⑵ 74LS165 图5-15 74LS165引脚图 5.2.4 寄存器应用举例 【例5-5】试将74LS164用作串入并出数据缓冲器。 5.3 计数器 5.3.1 计数器概述 ⒈ 定义 统计输入脉冲个数的过程叫做计数，能够完成计数工作的数字电路称为计数器。 ⒉ 功能 计数器不仅可用来对脉冲计数，而且广泛用于分频、定时、延时、顺序脉冲发生和数字运算等。 ⒊ 分类 按计数脉冲引入方式可分为异步计数器和同步计数器； 按计数长度可分为二进制、十进制和N进制计数器； 按计数增减趋势可分为加法计数器、减法计数器和可逆计数器。 5.3.2 异步计数器 ⒈ 异步二进制加法计数器 ⑴ 电路和工作原理 图5-20 异步二进制加法计数器 a) 由JK触发器组成 b) 由D触发器组成 ⑵ 时序波形图 图5-21 异步二进制加法计数器时序波形图 a) 下降沿触发 b) 上升沿触发 ⑶ 状态转换表和状态转换图 图5-22 二进制加法 计数器状态转换图 异步二进制计数器级间连