数字电子技术课件作者朱幼莲02逻辑门电路.ppt

OC门 – “线与” 导通延迟时间tpHL 从输入端接入高电平开始，到输出端输出低电平为止，所经历的时间； 截止延迟时间tpLH 从输入端接入低电平开始，到输出端输出高电平为止，所经历的时间 平均传输延迟时间tpd 4. 输入端负载特性 【例】以下电路均为TTL电路，ROFF≈0.9kΩ，RON≈ 3.6kΩ。 试写出各电路的输出表达式。 【例】以下电路均为TTL电路，ROFF≈0.9kΩ，RON≈ 3.6kΩ。 试写出各电路的输出表达式。 对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。 　　TTL反相器的输入端对地接上电阻RI 时，uI随RI 的变化而变化的关系曲线。 ROFF—关门电阻 RON —开门电阻 uI为输入低电平 uI为输入高电平 数字电路中要求输入负载电阻RI≥RON或RI≤ROFF ， 否则输入信号将不在高低电平范围内。 振荡电路则令 ROFF ≤ RI ≤ RON使电路处于转折区。 　　(1) 关门电阻ROFF —— 在保证门电路输出为额定高电平的条件下，所允许RI 的最大值称为关门电阻。典型的TTL门电路ROFF≈ 0.9kΩ。 　　 　　(2) 开门电阻RON—— 在保证门电路输出为额定低电平的条件下，所允许RI 的最小值称为开门电阻。典型的TTL门电路　　 数字电路中要求输入负载电阻RI≥RON或RI≤ROFF ， 否则输入信号将不在高低电平范围内。 振荡电路则令 ROFF ≤ RI ≤ RON使电路处于转折区。 51Ω UIH F1 30kΩ UIL F2 1M F3 510Ω A F4 X 悬空 F6 A 10KΩ F5 51Ω UIH F1=1 30kΩ UIL F2=1 1M F3=A 510Ω A F4=1 X 悬空 F6=A’ A 10KΩ F5=0 解： 1、电压传输特性、电流传输特性 四、CMOS反相器的主要外部特性及参数 1.传输特性、 2.输入噪声容限、 3.静态输入特性、 4.静态输出特性 5.动态特性、 6.扇出系数 A B C D E F 0 U NL U NH U = U DD T U DD （a）电压传输特性 1 2 Uo U i 理想情况下：输出高电平UOH＝UDD，输出低电平UOL＝0 输入高电平UIH＝UDD，输入低电平UIL＝0 高电平噪声容限UNH 低电平噪声容限UNL 输出状态转换的阀值电压UT＝UDD 2.输入噪声容限 结论：可以通过提高VDD来提高噪声容限 提高噪声容限的方法？ 3.静态输入特性 CMOS门电路的输入阻抗非常大。 优点：几乎不吸收电流。一般来说，高电平输入电流IIH≤1μA，低电平输入电流IIL≤1μA。 缺点：容易接收干扰甚至损坏门电路。 措施：输入级一般都加了保护电路。 根据静态输入特性讨论：CMOS门电路多余引脚的处理 将2输入的CMOS逻辑门转换成CMOS反相器（非门），其中的一个引脚多余，请分析以下4种处理方法是否正确。 结论：CMOS门电路多余引脚不能悬空；输入引脚接一电阻到地相当于输入低电平。 Z X Z 1KΩ VDD X 1KΩ Z X 悬空 Z X (a) (b) (c) (d ) 灌电流（sinking current） VOL 1 VDD 负载 ①当门电路输出低电平时 即开门时 ②当门电路输出高电平时，即关门时 拉电流（sourcing current） VOH 1 VDD 负载 4. 静态输出特性 扇出系数 因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。 灌电流工作时： 拉电流工作时： 五、逻辑门电路使用中的几个实际问题 1. 集成门电路使用注意事项 2. 门电路之间的接口 3. 门电路带其他负载时的接口 4. 抗干扰措施 1.　集成门电路使用注意事项 (1) TTL门电路使用注意事项 TTL电路的电源一般均采用+5V，纹波及稳定度通常要求应不大于10%，甚至有的要求应不大于5%，即电源电压应限制在5V±0.5V(或5V±0.25V)以内。 输入端不能直接与高于+ 5.5V或低于-0.5V的低内阻电源连接，否则会因为低内阻电源供给较大电流而烧坏器件。 输出端不允许与电源或地短接，必要时必须通过串接电阻与电源连接，以提高输出电平。 插入或拔出集成电路时，务必切断电源，否则会因电源冲击而造成永久损坏。 (2) CMOS门电路使用注意事项 CMOS门电路的电源工作范围