数字电子技术应用项目教程课件作者段有艳等项目5六十进制计数器的制作.ppt

尚辅网 / 项目5 六十进制计数器的制作 昆明冶金高等专科学校-精品课程-数字电子技术 数字电子技术应用 项目目标 项目5 六十进制计数器的设计 ◇ 掌握常见计数器的工作原理及分析方法。 ◇ 会对简单时序逻辑电路进行分析和设计。 ◇ 掌握集成计数器引脚排列、功能及使用方法。 ◇ 熟悉用现有集成计数器实现任意进制计数器的方法。 ◇ 了解寄存器移位寄存器的逻辑功能及常见集成芯片。 任务引入 项目5 六十进制计数器的设计 任务分析 设计一个计数电路，使计数器实现逢六十进一的功能。 根据任务要求进行分析可知，计数器应具备两个功能：计数和存储。信号保存用在上一项目中介绍过的具有存储功能的触发器来实现，而进行计数，就要用到以下重点介绍计数器电路结构、逻辑功能和常用芯片。 任务1 常见计数器介绍 项目5 六十进制计数器的设计 任务2 用74LS160实现六十进制计数器 任务3 用74LS161实现六十进制计数器 任务4 用74LS290实现六十进制计数器 任务5 相关知识扩展 任务1 常见计数器介绍 在数字电路中，能够记录输入脉冲CP个数的电路称为计数器。计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。如M=6计数器，又称六进制计数器。计数器的 “模”实际上为电路的有效状态个数。 1）按计数进制分 二进制计数器 十进制计数器 任意进制计数器 2）按计数增减分 加法计数器 减法计数器 加减计数器 3) 按计数器中触发器翻转是否同步 异步计数器 同步计数器 1-1 二进制计数器-同步二进制加法计数器 4位同步二进制加法计数器的逻辑电路图 4个T触发器构成的4位同步二进制加法计数器的逻辑电路图。图中各触发器的时钟脉冲输入接同一个计数脉冲CP，这是一个同步时序电路。 T0=1 T1= T1= T1= 由T触发器的特性方程 应用时序逻辑电路的分析方法可得到输出方程： 1-1 二进制计数器-同步二进制加法计数器 1-1 同步二进制加法计数器状态转换表 计数脉冲序号 现 态 次 态 进位输出 Q3 Q2 Q1 Q0 CO 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 2 0 0 1 0 0 0 1 1 0 3 0 0 1 1 0 1 0 0 0 4 0 1 0 0 0 1 0 1 0 5 0 1 0 1 0 1 1 0 0 6 0 1 1 0 0 1 1 1 0 7 0 1 1 1 1 0 0 0 0 8 1 0 0 0 1 0 0 1 0 9 1 0 0 1 1 0 1 0 0 10 1 0 1 0 1 0 1 1 0 11 1 0 1 1 1 1 0 0 0 12 1 1 0 0 1 1 0 1 0 13 1 1 0 1 1 1 1 0 0 14 1 1 1 0 1 1 1 1 0 15 1 1 1 1 0 0 0 0 1 4位同步二进制加法计数器的工作波形图 由转换表可见电路功能是计数器。CO是进位输出信号，每输入16个计数脉冲，计数器工作一个循环，并在输出端CO送出一个高电平的进位信号，因此也称做十六进制计数器， 1-1 二进制计数器-同步二进制加法计数器 1-2 二进制计数器-同步二进制减法计数器 计数脉冲序号 电路状态 等效十进制数 Q3 Q2 Q1 Q0 0 0 0 0 0 0 1 1 1 1 1 15 2 1 1 1 0 14 3 1 1 0 1 13 4 1 1 0 0 12 5 1 0 1 1 11 6 1 0 1 0 10 7 1 0 0 1 9 8 1 0 0 0 8 9 0 1 1 1 7 10 0 1 1 0 6 11 0 1 0 1 5 12 0 1 0 0 4 13 0 0 1 1 3 14 0 0 1 0 2 15 0 0 0 1 1 16 0 0 0 0 0 4位二进制同步减法计数器实现二进制减法计算，即每输入一个脉冲计数器状态减一 集成二进制同步减法计数器件产品非常少，绝大部分是将加法与减法计数器集成在一起组成可逆计数器。 1-3 二进制计数器-异步二进制加法计数器 4位二进制异步加法计数器的逻辑电路图 4位二进制异步加法计数器的工作波形图 1-4十进制计数器-同步十进制加法计数器 输出方程 同步十进制加法计数器的逻辑电路图 J0=K0=1， K1= J2=K2= ， J3= K3=