FPGA分类原理.ppt

编程模式 编程模式 编程模式 下载电缆编程 Spartan器件 基本结构 Spartan器件 CLB Spartan器件 IOB Virtex器件 Virtex器件 CLB Virtex器件 IOB Virtex器件 局域布线框图 专用特征模块 DLL 专用特征模块 DLL 专用特征模块 块状 RAM 图形输入 VHDL输入 混合输入 阶层档案 参数指引、条件约束 (ISE为例) 目标器件的选择 从系统设计角度的目标器件选择原则 电磁兼容设计的原则 主流芯片原则 多片系统原则 从器件资源角度的目标器件选择原则 器件的逻辑资源和目标系统的逻辑需求相匹配 器件的I/O脚的数目需满足目标系统的要求 系统的时钟频率要满足器件原胞、布线时的时延限制要求 低功耗设计原理 系统和算法级低功耗设计技术 优化操作、优化控制、优化编码 结构级低功耗设计技术 优化结构（并行结构、流水线结构） 逻辑级低功耗设计技术 优化逻辑 物理级低功耗设计技术 优化布局布线、优化时钟、优化I/O 流水线技术 流水线技术的概念 流水线技术 流水线的应用设计 组合门控时钟的避免 门控时钟毛刺产生原理及其避免方法 SRAM FPGA SRAM FPGA SRAM FPGA SRAM FPGA SRAM FPGA SRAM FPGA SRAM FPGA SRAM FPGA SRAM FPGA E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD E2PROM、Flash CPLD Anti-fuse FPGA Anti-fuse FPGA Anti-fuse FPGA Anti-fuse FPGA Anti-fuse FPGA Anti-fuse FPGA Anti-fuse FPGA Anti-fuse FPGA Anti-fuse FPGA Act2 Anti-fuse FPGA Act3 Anti-fuse FPGA FPGA+PROM编程 编程模式 FPGA原理及应用设计 朱明程 EMAIL:zhumc@szu.edu.cn FPGA基本概念 FPGA — Field Programmable Gate Array CPLD — Complex Programmable Logic Device FPGA基本概念 典型的FPGA原理示意 FPGA基本概念 设计流程简介 目标电路板 EDA工具 资源库 设计输入 设计实现 设计下载 前 后 仿 真 器件 FPGA技术发展 发展过程 PROM PLA、PAL GAL PLD、CPLD FPGA 器件发展 功能改变 规模改变 设计方法改变 FPGA技术发展 超大规模可编程逻辑器件现状 单片规模大大改变 ? 几百万门／片 低功耗设计 ? 低电压绿色器件 系统级芯片、FPGA内嵌ASIC模块 动态可重构逻辑器件 FPGA技术发展 FPGA与ASIC之争论 FPGA将取代ASIC论（对于0.18um以下的工艺而言） 不可能取代 相互融合 FPGA的基本分类 结构分类 SRAM FPGA E2PROM、flash CPLD Anti-fuse FPGA FPGA的基本分类 编程方法分类 SRAM编程方式 FPGA + PROM电路图 模式图 下载电缆示意 CPLD编程方式 编程器烧录或在线下载电缆 Anti-fuse编程方式 专用编程器 动态可重构 下载电缆 + 缓存 设计及实现、仿真 通用设计过程 设计及实现、仿真 设计流程 必要的修改 设计输入 必要的修改 功能仿真 设计综合 设 计 实 现 位流文件 报告文件 仿真网表 配置器件 时序分析 时序仿真 设计及实现、仿真 设计中的主要问题 设计输入 图形输入 VHDL输入 混合输入 要点 阶层档案的概念 库的概念（库的浏览、库的建立） 设计中的主要问题 设计实现 要点 参数指引、条件约束的布局布线优化 引脚的决定原则 设计中的主要问题 设计仿真 功能仿真 时延仿真 要点：确定合适的激励信号，观察相应的跟踪信号 SRAM FPGA原理及应用设计 Xilinx FPGA一览 Xilinx FPGA一览 SRAM FPGA原理及应用设计 结构说明 Spartan 器件 Virtex 器件 专用特征模块 DLL 块状RAM 电平可编程的接脚分布 软宏和硬宏 编程实现 计算机电缆直接