电工学课件作者常文平第11章节时序逻辑电路.ppt

第11章 时序逻辑电路 本章基本要求： 11.1.1触发器特点 触发器一般有两个互补的输出端，分别称为 Q 和Q 。它具有存储和记忆功能，输入信号可以使触发器的输出转换成为某一种确定的状态，而且当输入信号终了后，该触发器的输出将继续保持该状态直到新的输入信号到来为止。我们把触发信号作用之前和之后的状态分别叫现态和次态，用Qn和Qn+1来表示，触发器的次态是由输入信号和触发器的现态共同决定的。 11.1.2基本RS触发器 11.2双稳态触发器 空翻现象 由于可控RS触发器属于电平触发，因此在整个CLK=1时间段内，如果输入信号发生多次变化，则输出状态也会相应发生多次变化，这种现象称为触发器的“空翻”。见教材图11-3是可控RS触发器所对应的工作波形图。 由于可控RS触发器存在空翻，所以只能用于数据锁存，而不能直接用作计数器和存储器等。如果要用作计数器，需要再次从输出端引入反馈，其电路如教材图11-4所示。 11.2.2 JK触发器 为了克服空翻现象，可以采用边沿触发器，其特点是触发器只在时钟脉冲CLK发生跳变的时刻才发生翻转，并且触发器的次态仅取决于现态和CLK跳变前输入端的状态。避免了高电平持续期间发生空翻现象，大大提高了抗干扰能力，增加了可靠性，可以直接用于信号的计数和存储。 对于边沿触发器，如果其状态发生变化是在时钟脉冲的上升沿，就称为上升沿触发或正边沿触发，否则称为下降沿触发或负边沿触发。 11.2.3 D触发器 在时钟脉冲信号的作用下，不论原来为什么状态，都有Qn+1=Dn，即不论原来是何状态，当时钟脉冲信号到来的时候，若Dn =0，则Qn+1=0，若Dn =1，则Qn+1=1。其特征方程为：Qn+1=Dn 11.2.4 T触发器 在时钟脉冲的作用下，当T=0时，Qn+1= Qn，当T=1时，Qn+1= Qn ，即T触发器具有保持和翻转的功能。其特征方程可以表述为： 11.2.5各触发器之间的转换 在计数器中经常要用到T触发器，而集成触发器产品中并没有这个类型的电路。因此需要由其它电路来转换。 例11.3 试由D触发器转换为T触发器。 11.3时序逻辑电路的分析与设计 时序逻辑电路种类繁多，功能各异，只有掌握了所有电路的分析方法，才能比较方便的分析出电路的逻辑功能并根据逻辑功能设计时序电路。 例11.4 电路所示，该电路由时钟脉冲CLK端输入信号，由Q1Q2Q3和Y端输出信号，试分析该逻辑电路的功能。（设电路的初始状态为000） 由状态表可见，此电路在七个状态中循环，当电路的现态为110时次态重新回到000，可见它具有对时钟脉冲信号进行计数的功能，计数容量为7，按升幂计数，当计数到7时给出一个进位信号Y，故此电路是一个七进制加法计数器，输出Y为进位信号，“逢七进一”。 边沿触发器工作波形分析举例 11.4常用的时序逻辑功能器件 由于时序逻辑电路在计算机和其它数字系统中被广泛使用，因此一些最常用的基本部件一般被集成化，并被制成产品供用户直接选用或构成其它电路，如计数器、寄存器和定时器等。 3.二进制加法计数器 （1）异步计数器 11.4.2 寄存器 寄存器一般用来暂时存放参与运算的数据和运算结果，寄存器一般由触发器构成，一个触发器只能寄存一位二进制数 。 由基本RS触发器构成的四位数码寄存器 移位寄存器 移位寄存器具有存放数码和移位的功能。 移位就是每来一个移位脉冲，触发器的状态便向右或向左移一位，因此需要寄存的数码可在移位脉冲的控制下依次存入，移位寄存器在计算机中应用十分普遍。 11.4.3 集成555定时器 555定时器是一种模拟电路和数字电路相结合的中规模集成电路，由555定时器可以构成很多时序逻辑电路，广泛用于信号的产生、变换、控制与检测。 本章小结 1.触发器是具有记忆功能，常用来保存二进制信息和组成计数器等时序逻辑电路。描述方法主要有特性表，特性方程以及状态转换图和时序图等。 2.根据逻辑功能可分为同步RS触发器、JK触发器、D触发器和T触发器等。同步RS触发器存在空翻现象，不能直接用于计数器和移位寄存器等。边沿触发器输出状态的改变只发生在时钟脉冲的上升或下降沿，而在其他时刻均不会发生改变，故具有很强的抗干扰能力。 本章小结 3.时序逻辑电路是由触发器组成的，其输出不仅和输入有关，还与电路原来的状态有关。时序逻辑电路的分析是首先根据电路求出状态方程和状态转换表，然后根据状态表来分析逻辑电路的功能。时序逻辑电路的设计则要先根据要求确定