汇编第8章课件.ppt

第8章 输入/输出程序设计 8.1 I/O设备的数据传送方式 8.2 程序直接控制I/O方式 8.3 中断传送方式 1. 向CPU的引脚INTR发中断申请信号 当有多个外设同时发出中断请求时， 能按照一定的优先级顺序，向CPU发出中断申请， 使CPU能优先响应优先级最高的外部设备的中断申请。 2. 送中断类型号 在CPU中断响应周期，针对不同外设的中断请求， 向CPU传送不同的中断类型号， 使CPU执行相应的中断子程。 CPU正在执行某一中断子程，又被其它中断源中断 使CPU转去执行另一中断子程，这个过程叫中断嵌套 8.3.3 中断过程 当中断源产生中断申请后， 不论是内中断、非屏蔽中断，还是可屏蔽中断， 只要满足响应条件，在执行完当前指令后， CPU内部硬件会自动完成下列响应中断的过程： ① 取中断类型号N ② 当前FLAGS的内容入栈 ③ 当前CS的内容入栈 ④ 当前IP的内容入栈 ⑤ 清IF、TF标志为0 ⑥ 取内存单元( 0 : N ×4 )字内容送IP 取中断子程 取内存单元( 0 : N ×4 + 2 )字内容送CS 入口地址 ⑦ 转中断子程序 此时CS:IP指向中断程序的入口，开始执行中断程序。 8.3.4 中断优先级和中断嵌套 当有多个中断源同时产生中断申请时， CPU先响应优先权最高的中断源， 再响应优先级较低的中断源。 高 低 内中断 ( 除零，INT 指令，断点，INTO指令 ) 非屏蔽中断 可屏蔽中断（IR0 , IR1 , IR2 , IR3 , IR4 , IR5, IR6, IR7） 低 内中断( 单步 ) 中断优先级如何进行控制？ 8259A的中断命令寄存器的6、7位可以控制 一般情况下，以正常的优先级方式（IR0—IR7) 特殊情况下，可以改变优先级的次序： R SL 0 0 正常优先级方式 0 1 清除由L2~L0指定的中断请求 0 各中断优先级依次左循环一个位置 1 1 各中断优先级依次循环到由L2~L0指定的中断请求到达最低优先级位置上 嵌套的概念 中断子程序1 中断申请 CPU执行流程 中断子程序2 * 外设是用来实现人机交互的一些机电设备。 外设处理信息的类型、速度、通信方式与CPU不匹配, 不能直接挂在总线上，必须通过接口和系统相连 接口 指CPU、存储器、外设之间通过总线进行连接的电路部分， 是CPU与外界进行信息交换的中转站。 数据总线 DB 控制总线 CB 地址总线 AB 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 输 出 设 备 CPU 微型计算机的结构示意图 I/O设备与主机(CPU和存储器)的通信是通过外设接口进行的，传送控制、状态、数据三种不同的信息，都支持使用IN/OUT指令执行信息交换。 8.1 I/O设备的数据传送方式 控制、状态、数据三种信息 控制信息输出到I/O接口，通知设备和接口要做什么动作 状态信息从I/O接口输入到CPU，表明设备当前所处的状态 数据信息是I/O设备和CPU真正要交换的信息 并行、串行 ？？？ CPU与外设的工作速度不一致，如何使两者高效、可靠地进行数据传送？ 一、程序直接控制 二、中断传送方式 三、DMA传送方式 ( Direct Memory Access ) CPU与外设间的数据传送方式有以下几种： 程序直接控制方式 CPU利用IN/OUT指令直接在端口级上处理输入输出 中断方式 CPU在执行程序的同时兼顾对I/O设备的控制或数据传送。当I/O设备准备好（空闲），由I/O通知CPU暂停正在运行的程序，转而处理I/O设备的请求，处理完即返回主程序继续执行。 DMA方式（直接存储器存取方式/成组传送方式） 主要适用于高速I/O设备（如磁盘），CPU向I/O接口提供控制信息（如数据块的首地址及字节数），I/O设备直接和存储器进行成批数据的快速传送。 1、程序直接控制方式 无条件传送（CPU与外设同步工作）： 外部控制过程各种动作时间是固定的，而且是已知的。 查询方式（CPU与外设不同步工作）： 传送前，先查询外设状态，准备好才传送，否则CPU处于等待状态。 2、中断方式： 外设与CPU处于并行工作，一旦外设准备好，外设向CPU发中断申请，条件具备，CPU暂停