逻辑门与组合逻辑电路.pptVIP

1、半加器 8.4.1 加法器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 8.4 加法器和数值比较器 2、全加器 对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位， Si：本位的和， Ci：向高位的进位。 3、多位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 实现多位二进制数相加的电路称为多位加法器。 8.4.1 一位数值比较器 在数字系统中，特别是在计算机中都需具有运算功能，而比 较两个数A和B的大小就是一种简单的运算。根据比较的结果 决定下一步的操作。具有这种功能的电路称为数值比较器。 当对两个一位二进制数A和B进行比较时，数值比较器的比较结果有三种情况，A＜B、A＝B和A＞B。其比较关系见下表： 0 1 0 1 1 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 YAB YA=B YAB B A 显然，YAB=AB， YA=B=AB+AB， YAB=AB。 8.4 数值比较器 据上述关系式可画出一位数值比较器的逻辑电路图如下: 8.4.2 四位数值比较器 A3~A0、B3~B0是相比较的两组4位二进制输入。 10 7 2 15 11 9 1 14 4 6 5 A3 A0 A1 A2 B3 B0 B1 B2 YAB 12 3 13 YA=B YAB 74LS85 IAB IA=B IAB ⑴相比较的两组二进制数的输入端 ⑵片扩展端，即级联输入端 ⑶比较结果输出端 两个多位数相比较时，应从高位到低位逐位比较。如果最高位不相等，则可立即判断两个数值的大小；如果最高位相等，则需比较次高位，依此类推，直到最低位。 ★优先级 IAB 的优先级最高； IA=B 的优先级次之； IAB 的优先级最低。 ⑴ ⑵ ⑶ 比较器原理 四位数字比较器逻辑功能表 电子技术基础 逻辑门与组合逻辑电路 电子技术基础 章目录 8.2 编码器和译码器 8.1 组合逻辑电路的分析与设计 8.3 数据选择器和分配器 8.4 加法器和数值比较器 1、熟悉组合逻辑电路的几种描述方法； 2、掌握组合逻辑电路的分析步骤和方法； 3、了解各类常用的中规模集成逻辑部件的功能、工作原理及应用。 学习目的与要求 8.1 组合逻辑电路的分析与设计 根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路逻辑功能的过程叫做组合逻辑电路的分析。组合逻辑电路的一般分析步骤为： ①根据已知逻辑电路图用逐级递推法写出对应的逻辑函数表达式； ②用公式法或卡诺图法对写出的逻辑函数式进行化简，得到最简逻辑表达式； ③根据最简逻辑表达式，列出相应的逻辑电路真值表； ④根据真值表找出电路可实现的逻辑功能并加以说明，以理解电路的作用。 8.1.1 组合逻辑电路的分析 已知 逻辑图 写出 逻辑式 运用逻辑代数 化简或变换 列出逻辑 真值表 指出 逻辑功能 分析下图所示组合电路的功能。 F A B 1 已知逻辑电路图 2相应逻辑表达式 根据逻辑图写出相应逻辑式 3化简逻辑式 B A F 0 0 0 1 0 1 0 1 1 1 1 0 4列出真值表 由真值表可看出：输入AB相同时，输出为0；输入AB相异时，输出为1。显然，这是一个异或门电路，具有异或功能。 5指出逻辑功能 应用代数法化简逻辑函数式 …应用了反演律 …还是应用了反演律 …应用了分配律 …应用了吸收律，得到最简形式。 化简 2 3 4 5 1 当输入A、B、C中有2个或2个以上 为1时，输出F就为1，否则输出F为0。 若输入是裁判，输出是裁定结果，显 然该电路是一个多数表决器。 分析下图所示组合电路的功能。 应用了反演律 写出逻辑真值表 由真值表数据分析 分析下图所示组合电路的功能。 1 2 3 应用了反演律 应用了吸收律 由最简式可直接看出： 电路输出只与输入AB有 关，且具有与非功能。 步骤4可省略 ！ 1. 分析下图所示逻辑电路的功能： A B 1 F ≥1 1 2. 分析下图所示逻辑电路的功能。 A B F ≥1 ≥1 ≥1 ≥1 同或功能 同或功能 8.1.2 组合逻辑电路的设计 根据给定的逻辑功能，画出实现该功能的逻辑电路的过程称为组合逻辑电路的设计。 用与非门设计一个交通报警控制电