毕业设计 基于EDA的数字频率计的设计.doc

XX学院 学生毕业设计（论文）报告 系 别： 电子与电气学院 专 业： 电子技术 班 号： xx 学 生 姓 名： XX 学 生 学 号： XXXXXXX 设计（论文）题目： 基于EDA的数字频率计的设计 指 导 教 师： xx 设 计 地 点： XXXXXXXXXXX 起 迄 日 期： xxxx 毕业设计（论文）任务书 专业 XX 班级 xx 姓名 XXX 一、课题名称： 基于EDA的数字频率计的设计 二、主要技术指标： 1）能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率； 2）能直接用十进制数字显示测得的频率； 3）频率测量范围：1HZ~10KHZ切量程能自动切换； 4）输入信号幅度范围为0.5~5V，要求一起自动适应； 5）测量时间：T〈=1.5S；6）用CPLD/FPGA可编程逻辑器件实现 三、工作内容和要求： 数字频率计是数字电路中的一个典型应用! 实际的硬件设计用到的器件较多!连线比较复杂!而且会产生较大的延时!造成测量误差可靠性差.随着可程逻辑器件（CPLD）的广泛应用!以EDA工具为开发平台!利用VHDL硬件描述语言! 采用自顶向下和基于库的设计!设计者不但可以不必了解硬件结构设计!而且将使系统大大简化!提高整体的性能和可靠性# 本文用VHDL 在CPLD器件上实现一种数字频率计测频系统! 能够用十进制数码管显示被测信号的频率!它不仅能测量频率!还可以测量其他多种物理量!具有体积小可靠性高功耗低的特点 四、主要参考文献：［］ 潘松VHDL实用教程电子科技大学出版社，2000［］ 卢毅，赖杰VHDL与数字电路设计科学出版社，200［3］ 徐志军大规模可编程逻辑器件及其应用电子科技大学出版社， 200［4］ 赵曙光可编程逻辑器件原理、开发与应用 西安电子科技大学出版社，2000［］［6］ 2009年 6 月 26 日 指 导 教师（签名） 2009年 6 月 26 日 教研室主任（签名） 2009年 6 月 27 日 系 主 任（签名） 2009年 6 月 28 日 毕业设计（论文）开题报告 设计（论文）题目 基于EDA的数字频率计的设计 选题的背景和意义： 频率计是电子技术中常用到的一种电子测量仪器，我们以往用的频率计大都是采用单元电路或单片机技术设计的，采用传统的手工设计发展而来的自底向上的设计方法。本设计采用自顶向下的设计方法.整个设计是从系统顶层开始的，结合模拟手段，可以从一’开始就掌握所实现系统的性能状况，结合应用领域的具体要求，在此时就调整设计方案，进行性能优化或折衷取舍。随着设计层次向下进行，系统性能参数将得到进一步的细化与确认，随时可以根据需要加以调整，，从而保证了设计结果的正确性，缩短了设计周期，设计规模越大，这种设计方法的优势越明采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。 另外，在学校学习课程中有学过通过单片机的C语言来实现频率计功能，所以用另一种EDA的方法来设计很有学习拓展意义。 课题研究的主要内容： 利用一种基于EDA的频率计的设计方法。此方法采用现代自