化直流电机双闭环调速系统(硬件).doc

课程结业论文 数字化直流电机双闭环调速系统 课程名称：所在学院：信息技术学院 专 业：学生姓名： 中国·大庆 20 年 月 转速、电流双闭环直流调速系统的组成 双闭环调速系统原理图 双闭环调速系统稳态结构图 词关键词：直流调速，双闭环系统，电流调节器，转速调节器，计算机仿真 目录 引言 I 第一章 接口芯片简介 - 1 - 1．1 INTEL8088微处理器总线结构 - 1 - 1.1.1 8088引线 - 1 - 1.1.2 最小组态管脚说明 - 1 - 1．2 系统主时钟 - 2 - 1.3 8088存储器扩展 - 2 - 1.4 中断控制技术及接口 - 3 - 1.4.1 CPU中断系统 - 3 - 1.4.2 8259中断控制器 - 3 - 1.5 键盘及显示器接口技术 - 3 - 1.6 并行接口8255 - 4 - 1.7 可编程定时/计数器8253 - 4 - 1.8 ADC0809 - 5 - 第二章 数字化直流电机双闭环调速系统 - 6 - 2.1 调速系统的硬件组成 - 6 - 2.2系统主时钟 - 8 - 2.3 高分辨率数字触发器 - 8 - 2.4 高精度数字测速器 - 12 - 第三章 结论 - 14 - 第一章 接口芯片简介 1．1 INTEL8088微处理器总线结构 1.1.1 8088引线 当把8088CPU与存储器和外设构成一个计算机系统时，根据所连存储器和外设的规模，可有两种不同的组态。本设计由于存储器容量不大，片子不多，所要连的I/O端口少，因而采用最小组态即可满足设计要求。系统的地址总线可由CPU的、、通过地址锁存器74LS373构成，数据总线上的数据由供给，经74LS245驱动，系统中所需的控制信号全部由8088CPU本身提供。由于采用最小组态，接电源+5V。 1.1.2 最小组态管脚说明 8088处在最小组态时，引脚24~31的意义如下： ：区分是存储器访问还是访问。 ：存储器写或写。 ：CPU输出的中断响应信号，向外部输出低电平有效，表示CPU响应外部发来的INTR信号。 ：地址锁存允许信号，高电平有效，在最小组态下用来作地址锁存器74LS373的输入信号。 ：数据发送接收信号，在最小组态中用来控制数据收发器74LS245的数据传送方向。当为高电平时，表示数据从CPU向外输出，即完成写操作。当为低电平时，表示数据从外部向CPU输入，即完成读操作。采用74LS245主要是增加数据总线驱动能力。 ：数据允许信号，低电平有效，在最小组态中如使用数据收发器74LS245时，用此信号作为它的选通信号。 ：可屏蔽中断请求信号，由外部输入，电平触发，高电平有效。表示外部向CPU发出中断请求。 ：准备就绪信号。由外部输入，电平触发，高电平有效。表示CPU访问存储器或端口时，已准备好数据。当信号无效时，要求CPU插入一个或多个等待周期。 （输入）、（输出）：是系统中当别的总线主设备要求占用总线时，请求CPU响应信号。 ：系统状态信号线。 ：复位信号线（输入）。复位输入引起处理器内部立即结束现行操作。这个信号必须保持有效电平至少4个时钟周期，以完成内部复位过程。当其返回低电平时，重新启动执行。 ：时钟输入端，与8284时钟发生器的CLK引脚相连。 1．2 系统主时钟 在8088CPU组织的计算机系统中，专门设计了一个时钟发生器8284。它除了产生振荡，提供主时钟外，还向CPU提供准备就绪信号和系统复位信号。 8284有两种产生时钟信号的办法，用引脚加以选择，可选择外接频率源输入信号或接自身的晶体振荡器以形成脉冲。在本设计中接低电平，由和外接晶振以形成8088的时钟脉冲。晶振的频率为14.31818MHz，8284将晶振频率三分频，在CLK引脚上输出4.77MHz的8088系统时钟CLK88。CLK88的占空比为1/2，即高电平占1/3，低电平占2/3，时钟周期是210ns。CLK88经两分频产生PCLK（占空比为1/2），供某些外部设备使用，使用晶振时，CSYNC必须接地。 1.3 8088存储器扩展 本系统中，选用EPROM2764作为程序存储器，选用静态6264作为数据存储器。存储空间分为三个区域： 1.ROM区； 2.保留区； 3.RAM区。 2764、6264的地址管脚直接与74LS373输出的相连，直接与8088CPU的地址管脚相连，形成片内寻址。 、、接到74LS138译码器的C、B、A上，输出与6264的相连，与2764的相连，地址如下： 表1