网站大量收购闲置独家精品文档,联系QQ:2885784924

基于FPGA的串行通信实现-答辩稿.ppt

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA的串行通信实现 研究的背景与意义 FPGA是20世纪90年代发展起来的大规模可编程逻辑器件,随着EDA技术和微电子技术的进步,FPGA在超高速、实时测控方面有非常广阔的应用前景;并且FPGA具有功能强大、高集成度、高可靠性、开发过程投资小、周期短、可反复编程等特点。 本课题是使用FPGA代替传统的单片机和外围扩展芯片,利用在FPGA芯片上集成了串行接收功能模块,从而简化了电路、缩小了电路板的体积、提高了可靠性,使得我们充分体会FPGA所带来的设计理念和应用前景。 设计方案 1.硬件电路框图 基于FPGA串行通信的硬件接口电路框图又三部分组成:FPGA串口接收模块、MAX232和RS232-C的标准接口DB-9。 2.串行异步通信的帧格式 串行异步通信的格式包括四个部分:起始位、数据位、校验位和停止位。 FPGA各功能模块设计 功能模块:波特率发生器模块,发送模块,接收模块。 1.波特率发生器模块 其中clk为6MHz的时钟;en控制波形的产生;clock1为9600Hz的接收时钟;clock3为3倍频的采样时钟。 2.发送模块 clk为6MHz的时钟,en控制波形的产生,Send_data(0 to 9)表示需要发送的数据帧,发送时,开始位Send_data(0)必须为逻辑0,停止位Send_data(9)必须为逻辑1,serial为数据输出。 发送模块仿真 3.接收模块 接收模块仿真

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档