fpga定点除法器verilog 原码.doc

摘要： 對於整數除法中non restoring和restoring的做法感到有興趣。想要作4-bit，8-bit和16-bit兩個實現後的硬體比較。另外，還有non restoring的餘數correction，及除數為零時的處理。 介紹： 下面圖示我在這篇報告的一些定義： 另外，non restoring和restoring的除法演算法可以從兩方面著手： (1) Position of the decimal point (2) Sign of operands 接下來我將分別介紹一下這兩個除法演算法。 Restoring Division Algorithm 把x放入register A, d 放在register B, 0在register P,然後開始作n次除法的步驟(n 是商的word length)。 每個步驟將包涵： 1. 向左平移暫存器 (P,A) 一個bit。 2. 暫存器P減掉暫存器B, 並把結果再存回暫存器P。 3. 如果結果是負的, 設the low-order bit of A 為0否則為1。 4. 結果是負的確定之後, 把P加回B以回復舊的值P。 Restoring Division Example： P A Operation 00000 1110 14(1110)除於3(11)。 B register always contains 0011 00001 110 step 1(1): 平移 -00011 step 1(2): 減法 -00010 1100 step 1(3): P是負的, 設商bit為0 00001 1100 step 1(4): 回復 00011 100 step 2(1): 平移 -00011 step 2(2): 減法 00000 1001 step 2(3): P是正的, 設商bit為1 00001 001 step 3(1): 平移 -00011 step 3(2): 減法 -00010 0010 step 3(3): P是負的, 設商bit為0 00001 0010 step 3(4): 回復 00010 010 step 4(1i): 平移 -00011 step 4(2): 減法 -00001 0100 step 4(3): P是負的, 設商bit為0 00010 0100 step 4(4): 回復 Non-Restoring Division Algorithm 是由restoring變化過來。在觀察restoring algorithm中，碰到餘數是負的時候不作restoring而是繼續平移一個bit下去在作處理。這樣在restoring每一級所必須的加法器將可省去。下面是詳細的步驟和架構圖： 主要的步驟與restoring一模一樣在處理P時才有不同： 　如果P是負的： a. 向左平移(P,A)這兩個暫存器一個bit。 b. 加B到P。 如果P是正的： a. 向左平移(P,A)這兩個暫存器一個bit。 b. 把P減B 商的處理： 　如果P是負的設LSB(A)為0反之設LSB(A) to 1 Non-Restoring Division Example P A operation 00000 1110 14(1110)除於3(11)。 B register always contains 0011 00001 110 step 1: 向左平移(P是正的) +00011 step 1: P減B (P是正的) 11110 1100 step 1: P是負的, 所以設商bit為0 11101 100 step 2: 向左平移(P是負的) +00011 step 2: 加B到P 00000 1001 step 2: P是正的所以設商bit為1 00001 001 step 3: 向左平移(P是正的) +11101 step 3: P減B (P是正的) 11110 0010 step 3: P是負的所以設商bit為0 11100 010 step 4: 向左平移(P是負的) +00011 step 4: 加B到P 11111 0100 step 4: P是負的所以設商bit為0 +00111 於數是負的所以得作correction 00010 Method Negative remainder Need restore Need correction Add/subtract at each step Restoring No Yes No Yes Non Restoring Y