唐介第12章 组合逻辑电路.ppt

  1. 1、本文档共57页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
唐介第12章 组合逻辑电路

例:分析下图逻辑电路的功能。 Y1=A+B=A B Y3=A+B=A B Y2= A+B A+B + =(A+B)(A+B) =AB+AB 真值表 A B Y1 0 0 0 0 1 0 1 0 1 1 1 0 Y2 Y3 1 0 0 1 0 0 1 0 功能: 当 AB 时, Y1=1; 当 AB 时, Y3=1; 当 A=B 时, Y2=1; 是一位数字比较器 第7章 7.4 Y1 Y2 Y3 1 1 A B 1 1 1 根据给定的逻辑要求,设计出逻辑电路图。 设计步骤:(1)根据逻辑要求,定义输入输出逻辑变 量,列出真值表 (2)由真值表写出逻辑函数表达式 (3)化简逻辑函数表达式 (4)画出逻辑图 7.5 组合逻辑电路的设计 第7章 7.5 三 人 表 决 电 路 例:设计三人表决电路 1 0 A +5V B C R Y 第7章 7.5 A BC 00 01 11 10 0 1 1 2 7 5 3 4 6 0 0 1 1 1 0 0 1 0 A B C Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 Y=AB+AC+BC =AB+AC+BC =AB AC BC 第7章 7.5 三人表决电路 1 0 A +5V B C R Y =AB AC BC Y 第7章 7.5 例:设计一个可控制的门电路,要求:当控制端 E=0时,输出端 Y=AB;当E=1时,输出端 Y=A+B 控制端 E A B Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表 输入 输出 E AB 00 01 11 10 0 1 1 2 7 5 3 4 6 0 0 1 1 1 0 0 1 0 Y=EB+EA+AB 第7章 7.5 E A B Y 1 编码器、译码器、全加器、数据选择器等 7.6.1 编 码 器 编码:用数字或符号来表示某一对象或信号的过程称为编码 n位二进制代码可以表示2n个信号 8421编码:将十进制的十个数0、1、2…9编成二进制的8421代码 7.6 常用数字集成组合逻辑电路 第7章 7.6 7.6.1 编 码 器 编码器 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? +5V R?10 D C B A 0 1 2 3 4 5 6 7 8 9 0 1 1 1 第7章 7.6 数字集成编码器T1147 T1147 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 I4 I5 I6 I7 I8 Y2 Y1 地 VCC N Y3 I3 I2 I1 I0 Y0 I1?I9:信号输入端 低电平有效 Y0~Y3:信号输出端 以反码形式 输出 第7章 7.6 译码是编码的反过程,将二进制代码按编码时的原意翻译成有特定意义的输出量。 7.6.2 译 码 器 1. 变量译码器 若输入变量的数目为n,则输出端的数目N=2n 例如:2线—4线译码器、 3线—8线译码器、 4线—16线译码器等。 现以3线—8线译码器74LS138为例说明 第7章 7.6 1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地

文档评论(0)

wyjy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档