- 1、本文档共18页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA实验设计论文-拔河游戏机设计
EDA技术及应用
考试设计论文
题目 (中文): 拔河游戏机设计 姓 名 贺鹤 学 号 201308002118 院 (系) 电子与信息工程学院 班 级 通信1301班 任 课 老 师 蒋恩松、 杨振南 开 课 学 期 2015年下期 项目实施日期 2015年 6 月 1 日 至 2015年 6月 12 日
设 计 题 目 要 求
设计基本要求
A.设计一个能进行拔河游戏的电路;
B.?电路使用7个发光二极管,开机后只有中间一个发亮,此即拔河的中心点;
C.?游戏双方各持一个按钮,迅速的、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点就移动一次;
D.亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,有复位后才使亮点恢复到中心;
E.用数码管显示获胜者的盘数;
扩展要求:
3、设计最终提交形式
(1)仿真。
(2)实验箱验证。
(3)设计论文。 设 计 方 案
设计功能:
按钮信号即输入的脉冲信号,每按一次按钮都应进行有效的计数;
用可逆计数器的加减输入端分别接受两路脉冲信号,可逆计数器原始输出状态为0000,经译码器输出,使中间一只二极管发亮;
当计数器进行加法计数时,亮点向右移;进行减法计数时,亮点向左移;
由一个控制电路指示谁胜谁负,当亮点移到任一方终端时,由控制电路产生一个信号,使计数器停止计数;
将双方二极管“点亮”信号分别接两个计数器的“使能”端,当一方取胜时,相应的计数器进行一次计数,这样得到双方取胜次数的显示;
设置一个“复位”按钮,使亮点回到中心,取胜计数器也要设置一个“复位”按钮,使之能清零;
系统内部功能模块
系统内部模块图如下:
指导老师意见:
设 计 论 文
第一章 设计目标
拔河游戏机的基本原理
电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排7个LED发光二极管表示拔河的“电子绳”。由甲乙双方通过按钮开关使发光的LED管向自己一方的终点延伸,当延伸到某方的最后一LED管时,则该方失败,对方获胜,并对获胜次数进行计数,连续比赛多局以定胜负。比赛开始,由裁判下达比赛命令后,甲乙双方才能输入信号,否则,输入信号无效。裁判信号由键盘空格键来控制。“电子绳”由LED管构成,裁判下达“开始比赛”的命令后,摁一下空格键,位于“电子绳”中点的LED发亮。甲乙双方通过按键输入信号,使发亮的LED管向自己一方移动,并阻止其向对方延伸,谁摁得快就向这一方移动。当从中点至自己一方的最后一个LED管发亮时,表示比赛结束,这时,电路自锁,保持当前状态不变,除非由裁判使电路复位,并对获胜的一方计数器自动加一。记分电路用两位七段数码管分别对双方得分进行累计,在每次比赛结束时电路自动加分。当比赛结束时,计分器清零,为下一次比赛做好准备。
2.拔河游戏机功能
本设计中实现的拔河游戏机功能如图1
1.按钮信号即输入的脉冲信号,每按一次按钮都应进行有效的计数;
2.用可逆计数器的加减输入端分别接受两路脉冲信号,可逆计数器原始输出状态为0000,经译码器输出,使中间一只二极管发亮;
3.当计数器进行加法计数时,亮点向右移;进行减法计数时,亮点向左移;
4.由一个控制电路指示谁胜谁负,当亮点移到任一方终端时,由控制电路产生一个信号,使计数器停止计数;
5.将双方二极管“点亮”信号分别接两个计数器的“使能”端,当一方取胜时,相应的计数器进行一次计数,这样得到双方取胜次数的显示;
6.设置一个“复位”按钮,使亮点回到中心,取胜计数器也要设置一个“复位”按钮,使之能清零;
第二章 详细设计方案
根据需求,本设计的内部结构如图2 所示。主要包括按键消抖模块,分频模块,主控制电路,LED显示模块,数码管显示模块五个部分。消抖模块用来按键时消除抖动。主控制电路控制玩家按键移位,LED灯随着按键频率不同而移动,将移动结果用拔河LED显示模块显示出来。数码管显示模块将计分输赢结果显示输出。
图2 系统内部模块图
1.分频器模块程序设计及仿真
module fpq(_10000HzOut,_25HzOut,_50MHzIn);
input _50MHzIn;
output _10000HzOut,_25HzOut;
parameter width1=16,value1=2499;
parameter width2=10,value2=499;
reg _10000HzOut,_25HzOut;
reg [width1-1:0] Count;
reg [width2-1:0] Cnt;
always @(posedge _50MHzIn)
文档评论(0)