基于FPGA的图像数据处理FIFO核设计开题报告.doc

毕 业 论 文 开 题 报 告 课 题 名 称 基于FPGA的图像数据处理FIFO核 设计 院　 系 信息科学与工程学院 专 业 班 通信1201 　　 姓　 名　 吴小龙 评 分 指 导 教 师 陈道群 武 昌 首 义 学 院 毕业论文开题报告撰写要求 1.开题报告的主要内容 1）课题研究的目的和意义； 2）主要参考文献综述； 3）课题研究的主要内容； 4）研究方法； 5）实施计划。 6）主要参考文献：不少于5篇，其中外文文献不少于1篇。 2．撰写开题报告时，所选课题的课题名称不得多于25个汉字，课题研究份量要适当， 研究内容中必须有自己的见解和观点。 3.开题报告的字数不少于3000字（艺术类专业不少于2000字），其中，主要参考文献综述字数不得少于1000字，开题报告的格式按学校《本科毕业设计/论文撰写规范》的要求撰写。 4. 指导教师和责任单位必须审查签字。 5．开题报告单独装订，本附件为封面，后续表格请从网上下载并用A4纸打印后填写。 6. 此开题报告适用于全校各专业，部分特殊专业需要变更的，由所在院（系）在此基础上提出调整方案，报学校审批后执行。 武昌首义学院本科生毕业论文开题报告 学 生 姓 名 学 号 专业班级 院（系） 指导教师 职称 课题名称 1. 课题研究的目的和意义 1.1.课题研究的目的 异步FIFO(FirstInFirstOut,先进先出对列)存储器是一种在数字系统中得到广泛应用的先进先出逻辑器件.在现代集成电路芯片中,由于设计规模的不断扩大,一个系统中往往含有多个时钟,使用异步FIFO可以在两个不同时钟系统之间,快速而方便地传输实时数据,所以异步FIFO常用于数据的缓存和容纳异步信号的频率或相位的差异。数据读、写操作是跨时钟域的，因而数据的丢失概率不为零。对于 异步FIFO存储器而言，数据是由某一个时钟域的控制信号写人FIFO,而由另一个时钟域的控制信号将数据读出FIFO. 1.2.课题研究的意义 异步FIFO电路是现代集成电路芯片飞速发展的产物，应用领域十分广泛，潜在市场需求量十分庞大，但由于国内对该方面研究起步较晚，国内的一些研究所和厂商开发的FIFO电路还远不能满足市场和军事需求，所以对异步FIFO电路的研究非常具有意义。 2．主要参考文献综述 2.1.国内外研究现状 在20世纪80年代早期对FIFO存储器的容量和速度需求都很低，所以那时的FIFO芯片是基于移位寄存器的中规模集成（MSI）器件，由于这种芯片在容量不会太大，所以其速度也不可能很快。新型的FIFO芯片是基于RAM结构的大规模集成（LSI）电路，其内部存储单元使用一个双端口RAM，具有输入和输出两套数据线。由于采用RAM结构，数据从写入到读出的延迟时间将大大缩短。这种芯片能在存储宽度和深度上得到很大的发展。目前，为了更大的提高芯片容量，其内部存储单元使用动态RAM代替静态RAM，并在芯片内部集成刷新电路，通过内部仲裁单元控制器件的读写及自动刷新操作。 2.2.研究成果 随着微电子技术的飞速发展，新一代的FIFO芯片容量越来越大，速度越来越快，体积也越来越小。美国IDT公司已经推出运行速度高达225MHz，电压低至2.5V，可在业内各种配置下实现业内最大数据流量高达9 Mb的FIFO系列。Cypress Semiconductor公司推出具有80位宽的BEAST型的高性能FIFO存储器，它的带宽高达300bps，可以工作在200 MHz频率下；Honeywell公司推出了一种基于SOI的FIFO存储器，它采用专门的抗辐射加固工艺和设计版图，主要用于军事系统和高辐射的空间环境中；FIFO芯片的必威体育精装版产品是IDT公司推出的多队列FIFO存储器系列，它使用集成的嵌入式FIFO存储器核和高速队列逻辑来构成块结构。它的数据读写速度可达到200 MHz，存储时间也只有3.6 ns，可以通过最多八个器件的连接来实现容量深度的扩展和队列扩展。目前在国内大部分集成芯片中，单独做FIFO芯片的很少，国内的一些研究所和厂商也开发了FIFO电路，但还远不能满足市场和军事需求[1]。 国内外设计FIFO时，通常使用两种方法，一是利用