定时器设计说明书.doc

*** UNIVERSITY 定时器设计 说明书 学生姓名 学生学号 专业班级 指导老师 院长 (系主任) 2016 年 11 月 日 目 录 一 定时器功能简介......................................3 二 定时器功能模块分析 .................................3 三 定时器电路图设计 ...................................4 四 心得体会 ....................................5 五 参考文献 ......................................6  一 定时器功能简介 .电路功能分析 （1）电路能实现30S和60S两种时间的定时。 （2）具有复位功能，即按下复位键SB1，数码管显示清零。 二 定时器功能模块分析 1.显示30s和60s需七段数码管2位 2.计时电路需输入时钟脉冲信号源，可采用555定时器的多谐振荡电路实现输出连续的矩形波脉冲信号。通过调节外接电阻与电容控制振荡频率。 3.同步加法计数器记录脉冲信号，将脉冲信号转化为二进制数字信号。使用CD4518。 4.译码器CD4511实现译码功能 三 定时器电路图设计 清单列表： 电阻 47K 2 510 3 10K 2 电容 10uF 1 0.01uF 1 二极管 LED 1 IC 74LH00 1 CD4518 1 CD4511 2 七段LED数码管 2 CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。 若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLK信号上升沿触发，触发信号由CL℃K端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。 进位通过与非门连接4518使能端，当4518十位输出3(30s)或6（60s）时K1输出低电平，使能端低电平，4518自动清零。 SB1清零按钮，通过一端连接高电平，一端连接4518清零端实现按下按钮CR端得高电平清零。 四 心得体会 1. 思路清晰，查找资料了解项目后步步为营 2. 顺序不能乱，认真仔细做就会成功 3.团队合作扬长避短降低难度，积极讨论，启发思路 4.具体焊接以实物为准 五 参考文献 1.《数字电子电路分析与应用》 谢永超主编 余娟 刘彤 赵巧妮 副主编 中国工信出版集团 人民邮电出版社 数电设计说明书 第4页