《数字逻辑电路》课程设计.doc

目 录 前言 ………………………………………………… 2 总体方案…………………………………………… 3 各部分电路原理及分析…………………… 5 结束语……………………………………………… 13 参考文献………………………………………… 15 前 言 电子技术课程设计教学目的与要求： 课程设计是针对某一门课程的要求，对学生进行综合性的训练，培养学生运用课程中所学到的理论与实践紧密结合，独立地解决实际问题。“电子技术课程设计”是电子技术课程的实践性教学环节，使对学生学习电子技术的综合性训练，这种训练是通过学生独立进行某一课题的设计、安装和调试来完成的。学生通过动脑动手解决一两个实际问题，巩固和运用在“模拟电子技术”、“数字电子技术”及“单片机原理与应用”等课程中所学的理论知识和实验技能，基本掌握常用电子电路的一般设计方法，提高设计能力和实验技能，为以后从事电子电路设计、研制电子产品打下基础。 电子课程设计应达到如下基本要求： 巩固和加强“模拟电子技术”、“数字电子技术”课程的理论知识。 掌握电子电路的一般的设计方法，了解电子产品研制开发过程。 提高电子电路实验技能及仪器使用能力。 掌握电子电路安装和调试的方法及故障排除方法。 学会撰写课程设计总结报告。 通过查阅手册和文献资料，培养学生独立分析问题和解决问题的能力。 培养创新能力和创新思维。 电子技术课程设计的任务和基本要求： 要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟。技术要求如下： 由晶振电路产生1Hz标准秒信号。 秒、分为00～59六十进制计数器。 时为00～23二十四进制计数器。 周显示从1～7为七进制计数器。 可手动校正，且具有整点报时功能。 用LED数码管作为显示器件。 总 体 方 案 数字电子钟的原理方框图如图所示。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态由七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。 数字电子时钟系统框图 各部分电路原理及分析 秒信号发生器 秒信号发生器是数字电子中的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生的脉冲经过整形、分频获得1Hz的秒脉冲。 CD4060是14位二进制计数器。它内部有14级二分频，有两个反相器。CP1（11脚）、CP0（10脚）分别为时钟输入、输出端，即内部反相器G1的输入输出端。图中R为反馈电阻（10MHz~~100MHz），目的是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，取5/30pF，C2是温度特性校正用电容，一般取20~~50pF。内部反相器G2起整形作用，且提高带负载的能力。石英晶体采用32768Hz晶振，若要得到1Hz的脉冲，则需经过15级二分频器完成。由于CD4060只能实现14级分频，故必须外加一级分频器，可采用CD4060双D触发器完成。 秒、分、时计数器设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90。74LS90既有清零端，又有“置数”功能。 （1）、60进制计数器 由74LS90构成的60进制计数器如图所示。首先将两片74LS90设置成十进制加法计数器。将两片74LS90 的置数端S1（6脚）、S0（7脚）接低电平，“CP1”(1脚)接Q0(12脚)，以Q3位进位端，则两片74LS90都构成十进制计数器。将第一片74LS90计数器的进位输出端Q3连到第二片74LS90的进位输入端CP0（14脚），这样两片计数器最大可实现100进制的计数器。现在要设计成一个60进制的计数器，可以利用74LS90的“反馈置零”的方法实现。由于74LS90属于一步置数，故当计数器输出“2Q32Q22Q12Q0、1Q31Q21Q11Q0=0110、0000”时，通过置数脉冲使计数器清零，即此时Q2（8脚）、Q1（9脚）发出置数脉冲送至清零端R1（2脚）、R0（3脚）使计数器清零。该电路可以作为秒、分计数器。 （2）、24进制计数器