通信原理课程设计报告数字基带信号.doc

通信原理课程设计报告 一、设计任务 使用数字信源模块。 1、数字信源是整个实验系统的发终端，模块内部只使用+5V电压。本单元产生NRZ信号，信号码速率约为170.5KB。帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。 八选一：8位数据选择器4512 三选一：8位数据选择器4512 倒相器：非门74HC04 抽样：D触发器74HC74??二、工作原理（1）原理框图 图 数字信源框图 FS信号、NRZ-OUT信号之间的相位关系， NRZ-OUT的无定义位为0，帧同步码为1110010，数据1为，数据2为。FS信号的低电平、高电平分别为4位和8位数字信号时间，其上升沿比NRZ-OUT码第一位起始时间超前一个码元。FS信号、NRZ-OUT信号之间的相位关系三选一??? 三选一电路S4、S5信号分别输入到的地址端和，、、输出的3路串行信号分别输入到的数据端、、，的输出端即是一个码速率为170.5KB的2路时分复用信号，此信号为单极性不归零信号（NRZ）。LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUX31a IS PORT( S0 , S1, D0 , D1 , D2 : IN STD_LOGIC; Y : OUT STD_LOGIC); END MUX31a ; ARCHITECTURE ONE OF MUX31a IS SIGNAL M : STD_LOGIC_VECTOR (1 DOWNTO 0); BEGIN M = S1 S0; PROCESS(M) BEGIN CASE M IS WHEN 00 = Y = d0 ; WHEN 01 = Y = d1 ; WHEN 10 = Y = d2 ; WHEN OTHERS =NULL; END CASE; END PROCESS; END ONE; 元件： 八选一??? 采用8路数据选择器，它内含了8路传输数据开关、地址译码器和三态驱动器，其真值表如表1-1所示。M的地址信号输入端并连在一起并分别接、、信号，它们的8个数据信号输入端分别输出的8个并行信号连接。M输出信号都是码速率为170.5KB、以8位为周期的串行信号S2 S1 S0 Y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7 Φ Φ Φ 0 Φ Φ Φ 高阻 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUX81a IS PORT( S0 , S1, S2 ,D0 , D1 , D2 , D3 ,D4 , D5 , D6 , D7: IN STD_LOGIC; Y : OUT STD_LOGIC); END MUX81a ; ARCHITECTURE ONE OF MUX81a IS SIGNAL M : STD_LOGIC_VECTOR (2 DOWNTO 0); BEGIN M = S2 S1 S0; PROCESS(M) BEGIN CASE M IS WHEN 000 = Y = d0 ; WHEN 001 = Y = d1 ; WHEN 010 = Y = d2 ; WHEN 011 = Y = d3 ; WHEN 100 = Y = d4 ; WHEN 101 = Y = d5 ; WHEN 110 = Y = d6 ; WHEN 111 = Y = d7 ; WHEN OTHERS =NULL; END CASE; END PROCESS; END ONE; 元件： 分频器???进行13分频，输出信号频率为341kHz。74161是一个4位二进制加计数器，预置在3状态。??? 74193完成÷2、÷4、÷8、÷16运算，输出、1、2、3等4个信号。为位同步信号，频率为170.5kHz。1、2、3为3个选通信号，率分别为信号频率的1/2、1/4和1/8。74193是一个4位二进制加/减计数器，当CPD= PL =1、 时，可在Q0、Q1、Q2及Q3端分别输出上述4个信号。??? 401