电子测量原理第2版詹惠琴古天祥电子课件第11章节集成电路测试.ppt

电子测量原理第2版詹惠琴古天祥电子课件第11章节集成电路测试.ppt

  1. 1、本文档共66页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* 11.4.1 对混合信号集成电路的测试要求 3. 具有高准确度任意波形产生能力,除了可以提供正弦波、 三角波、锯齿波、方波、脉冲信号外,还可以提供包括音频、视频和射频的任意波形信号。 4、具有对模拟信号的高速采集和数字信号处理的能力。 5、数字与模拟信号的精确同步与控制,包括数字信号和模拟信号的产生、采集、存储和处理等过程的控制。 11.4.2 测试系统组成 混合信号集成电路测试系统方案如图11-37所示。 它包括任意波形的模拟信号源,图形发生器的数字信号源,以ADC构成的模拟信号数字化仪和高精度模拟测量仪器,以及数字逻辑功能测试单元等,它们能完成模拟与数字混合集成电路的功能和参数测试。 * 混合信号集成电路测试系统方案框图 * 11.2.2 数字集成电路参数测试 (4)输出由低电平到高电平传输延时tPLH的测量 输入端在施加规定电平的脉冲时,输出脉冲由低电平到高电平的边沿和对应的输入脉冲边沿上两个规定的参考电平间的时间间隔,定义为输出由低电平到高电平传输延时tPLH。tPLH的波形如图11-12所示。 输出由高电平到低电平传输延时tPHL的测量 输入端在施加规定电平的脉冲时,输出脉冲由高电平到低电平的边沿和对应的输入脉冲边沿上两个规定的参考电平间的时间间隔,定义为输出由高电平到低电平传输延时tPHL。tPHL的波形如图11-12所示。 11.2.2 数字集成电路参数测试 (5)最高时钟频率fmax的测量 时序逻辑器件,输出逻辑电平按规定临界转换前,在时钟输入端施加的输入脉冲的最高频率定义为最高时钟频率fmax。它的测试原理如图11-13所示。 11.2.3 功能测试 1. 功能测试概述 功能测试是验证器件是否能完成设计所预期的功能。对于复杂的数字集成电路,由于电路功能复杂,其性能不可能直接反映在管脚上,器件质量也不能由输入、输出参数完全反映出来,需要对这些嵌入片内的逻辑电路功能进行功能测试。 功能测试有静态功能测试和动态功能测试之分。所谓静态功能测试,其测试速率比器件正常工作速度慢得多,主要用于验证真值表功能,发现固定型故障。动态功能测试则以接近或高于器件的工作频率进行测试,其目的是在接近或高于器件实际工作频率的情况下,验证器件的功能和性能,以充分保证器件的质量。 11.2.3 功能测试 2. 功能测试原理 典型的功能测试原理框图如图11-14所示,它包括了三大功能模块:测试向量生成、定时和格式化、输入/输出及其逻辑电平控制等。三大功能模块构成了二个信号通道:DUT的输入(激励)信号产生通道和DUT的输出(响应)信号检测通道。 3. 测试向量 (1)测试向量文件包含DUT运行一系列功能的真值表,即包括必须施加到DUT输入端的逻辑状态,和期望在输出端出现的逻辑状态。 功能测试原理图 * 11.2.3 功能测试 (2)向量文件还可能包含一些供测试系统识别的标志。 (3)测试向量可能还含有部分输出管脚的屏蔽信息。 (4)如果测试系统支持复合时序设置,则向量还可能含有 时序设置方面的信息,用于在向量运行时间改变测试 时序 4. 测试信号波形的格式化 从基于周期的测试原理来看,构成一个测试波形需要4方面的信息: 11.2.3 功能测试 ① 测试周期,根据测试速率要求而定 ②格式化方式,有NRZ、RO、RZ、SBC等 ③定时信息,包括输入驱动沿和输出选通沿 ④状态信号,各类引脚的测试数据 测试向量的定时和格式化的三个要素是:测试周期、调制方式(信号格式)和可编程时钟 (1)测试周期 测试周期(test eyele或test period)T=1/F,是根据器件测试的工作频率F而定义的测试向量每一位所持续的时间。测试周期由可编程的时钟信号决定。 11.2.3 功能测试 (2)输入信号格式 ① NRZ(Non Return to Zero非归零码) ② DNRZ(Delayed Non Return to Zero延迟非归零码) ③ RZ(Return to Zero归零码) ④ RO(Return to One归一码) ⑤ SBC(Surround By Complement补码环绕) ⑥ ZD(High Impedance Drive高阻驱动) 11.2.3 功能测试 (3)可编程时钟 输入信号格式化中,作为时间基准的可编程时钟极为重要,数字信号的逻辑电平的每一个变化时刻(跳变沿)都是由可编程时钟发生器的信号来定时的。 (

文档评论(0)

开心农场 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档