16位数字二阶Σ-Δ调制器的分析与设计.docVIP

16位数字二阶Σ-Δ调制器的分析与设计 　　摘要:文章阐述了Σ-Δ调制器的基本工作原理,构建了二阶Σ-Δ调制器的基本结构,提出了一种用Verilog HDL语言描述二阶Σ-Δ调制器的实现方法,其中采用了简单的移位方法来描述调制器的四个增益系数,以实现乘法操作,进而减小了芯片的面积。在此基础上,运用MATLAB系统工具建立了二阶Σ-Δ调制器系统的模型,并完成了系统仿真验证。在电路级完成了它的Verilog语言描述,同时运用modelsim仿真工具对电路进行仿真验证,对数据进行FFT分析,最终证明了MATLAB系统模型和Verilog代码的一致性。 　　关键词:调制器;信噪比;延时积分器;量化器;采样 　　Abstract: In this article, the principles of the Σ-Δmodulater are shown below, and the basic structure of the second order Σ-Δmodulater is analyzed, A realization method for second order Σ-Δmodulater which is described by the Verilog HDL code is presented, the methed of replacement is adopted to describe four gains in order to carry out multiplicative operation ,then reducing using space of the chip. On this basis, the system model is established by using of MATLAB system Tool, and the simulation and validation of system are accomplished. In circuit-level, the Verilog code of second order Σ-Δmodulater is compiled. At the same time, the simulation and validation of the whole circuit are accomplished through the software of modelsim, datas are analyzed through FFT. At last, the coherence of the model of MATLAB system and Verilog HDL code are proved. 　　Key words: modulater,Signal-to-Noise, time-lapse integraph, Quantized utensil,sampling. 　　 　　1引言 　　 　　Σ-ΔA/D转换器由两个主要的部分构成:一个模拟Σ-Δ调制器(modulator) 和一个数字抽取滤波器(digital decimation filter)。Σ-ΔA/D转换器中调制器的部分,拥有良好的噪声整形能力,利用过采样技术将信号频带内的噪声功率推至高频范围内,然后由降采样滤波器将高频噪声滤除,从而提高了信号频带内的信噪比,这就是调制器的工作原理。由于模拟Σ-Δ调制器占用的芯片面积较大,为了减小面积而又满足模拟Σ-Δ调制器的性能,所以我们设计一个16位Σ-ΔA/D转换器中的数字二阶Σ-Δ调制器。 　　我们的目标是运用MATLAB系统工具建立二阶Σ-Δ调制器系统的模型,并完成了系统仿真验证,用Verilog代码描述其电路的各个模块,同时运用modelsim工具对电路进行仿真验证,分别对二者的数据进行FFT(快速傅立叶变换)分析,最终证明了MATLAB系统模型和Verilog代码的一致性,通过调节Σ-Δ调制器的四个增益,实现调制器的最佳性能。 　　 　　2二阶Σ-Δ调制器系统模型的建立 　　 　　 一阶Σ-Δ调制器在时域下表达式如下: 　　 Y[nTs]=X[(n-1)Ts]+E [nTs]-E [(n-1)Ts](1.1) 　　 其中E [nTs]表示量化器引入的量化误差。 　　 (1.1)式表示输 出是量化噪声一阶差分E[nTs]-E[(n-1)Ts]的函数。可以看出,如果Ts越小,即采样速率越快,数字输出Y[nTs] 越接近模拟输入信号X[nTs]。 　　 再将式(1.1)转化成Z域下的表达式如下: 　　 Y(z)=z■?X(z)+(1-z■)E(z) (1.2) 　　由式(1.2)可知,