Xilinx FPGA开发实用教程目录.doc

第1章 FPGA开发简介 　　1.1 可编程逻辑器件基础 　　 1.1.1 可编程逻辑器件概述 　　 1.1.2 可编程逻辑器件的发展历史 　　 1.1.3 PLD开发工具 　　1.2 FPGA芯片结构 　　 1.2.1 FPGA工作原理与简介 　　 1.2.2 FPGA芯片结构 　　 1.2.3 软核、硬核以及固核的概念 　　1.3 基于FPGA的开发流程 　　 1.3.1 FPGA设计方法概论 　　 1.3.2 典型FPGA开发流程 　　 1.3.3 基于FPGA的SOC设计方法 　　1.4 Xilinx公司主流可编程逻辑器件简介 　　 1.4.1 Xilinx FPGA芯片介绍 　　 1.4.2 Xilinx PROM芯片介绍 　　1.5 本章小结 第2章 Verilog HDL语言基础 　　2.1 Verilog HDL语言简介 　　 2.1.1 Verilog HDL语言的历史 　　 2.1.2 Verilog HDL的主要能力 　　 2.1.3 Verilog HDL和VHDL的区别 　　 2.1.4 Verilog HDL设计方法 　　2.2 Verilog HDL基本程序结构 　　2.3 Verilog HDL语言的数据类型和运算符 　　 2.3.1 标志符 　　 2.3.2 数据类型 　　 2.3.3 模块端口 　　 2.3.4 常量集合 　　 2.3.5 运算符和表达式 　　2.4 Verilog HDL语言的描述语句 　　 2.4.1 结构描述形式 　　 2.4.2 数据流描述形式 　　 2.4.3 行为描述形式 　　 2.4.4 混合设计模式 　　2.5 Verilog代码书写规范 　　 2.5.1 信号命名规则 　　 2.5.2 模块命名规则 　　 2.5.3 代码格式规范 　　 2.5.4 模块调用规范 　　2.6 Verilog常用程序示例 　　 2.6.1 Verilog基本模块 　　 2.6.2 基本时序处理模块 　　 2.6.3 常用数字处理算法的Verilog实现 　　2.7 本章小结 第3章 基于Xilinx芯片的HDL语言高级进阶 　　3.1 面向硬件电路的设计思维 　　 3.1.1 面向硬件的程序设计思维 　　 3.1.2 “面积”和“速度”的转换原则 　　 3.1.3 同步电路的设计原则 　　 3.1.4 模块划分的设计原则 　　3.2 优秀的HDL代码风格 　　 3.2.1 代码风格的含义 　　 3.2.2 通用代码风格的介绍 　　 3.2.3 专用代码风格的简要说明 　　3.3 Verilog建模与调试技巧 　　 3.3.1 双向端口的使用和仿真 　　 3.3.2 阻塞赋值与非阻塞赋值 　　 3.3.3 输入值不确定的组合逻辑电路 　　 3.3.4 数学运算中的扩位与截位操作 　　 3.3.5 利用块RAM来实现数据延迟 　　 3.3.6 测试向量的生成 　　3.4 Xilinx公司原语的使用方法 　　 3.4.1 计算组件 　　 3.4.2 时钟组件 　　 3.4.3 配置和检测组件 　　 3.4.4 吉比特收发器组件 　　 3.4.5 I/O端口组件 　　 3.4.6 处理器组件 　　 3.4.7 RAM/ROM组件 　　 3.4.8 寄存器和锁存器 　　 3.4.9 移位寄存器组件 　　 3.4.10 Slice/CLB组件 　　3.5 本章小结 第4章 ISE开发环境使用指南 　　4.1 ISE套件的介绍与安装 　　 4.1.1 ISE简要介绍 　　 4.1.2 ISE功能简介 　　 4.1.3 ISE软件的安装 　　 4.1.4 ISE软件的基本操作 　　4.2 基于ISE的代码输入 　　 4.2.1 新建工程 　　 4.2.2 代码输入 　　 4.2.3 代码模板的使用 　　 4.2.4 Xilinx IP Core的使用 　　4.3 基于ISE的开发流程 　　 4.3.1 基于Xilinx XST的综合 　　 4.3.2 基于ISE的仿真 　　 4.3.3 基于ISE的实现 　　 4.3.4 基于ISE的芯片编程 　　 4.3.5 功耗分析以及XPower的使用 　　4.4 约束文件的编写 　　 4.4.1 约束文件的基本操作 　　 4.4.2 UCF文件的语法说明 　　 4.4.3 管脚和区域约束语法 　　 4.4.4 管脚和区域约束编辑器PACE 　　4.5 ISE与第三方软件 　　 4.5.1 Synplify Pro软件的使用 　　 4.5.2 ModelSim