一种基于VHDL语言的电子钟的设计.doc

1 引言 1．1 数字电子钟的发展与应用 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品 几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。  时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但 是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。  钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电 气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 1．2 关于本次设计 数字电子钟是用数字集成电路做成的现代计时器，与传统的机械钟相比，它具有走时准确(用高稳定度石英晶体振荡器作时钟源)、显示直观(用液晶或荧光七段数码管显示器)、无机械传动装置等优点，因而广泛用于车站、码头、机场等公共场所。在控制系统中，也常用作定时器时钟源。数字钟是数字电路中计数(分频)、译码、显示及时钟脉冲振荡器等组合逻辑电路、时序逻辑电路和脉冲产生电路的综合应用。 本次设计利用VHDL硬件描述语言结合可编程逻辑器件进行的，并通过数码管动态显示计时结果。用Altera公司的开发平台QUARTUSⅡ6.0来仿真，最后下载到EP1K100QC208-3器件中进行验证。数字钟可以由各种技术实现，如单片机等。利用可编程逻辑器件具有其他方式没有的特点，它具有易学、方便、新颖、有趣、直观、设计与实验项目成功率高、理论与实践结合紧密、体积小、容量大、I/O口丰富、易编程和加密等特点，并且它还具有开放的界面，丰富的设计库，模块化的工具以及LPM定制等优良特性，应用非常方便。因此本设计采用可编程逻辑器件实现。 本次设计第二部分说明了数字钟的功能框图，并进行了简要的说明。另外，本设计还说明了EDA设计的基本方法、Verilog HDL设计的流程和EDA工具等。在硬件电路设计部分，主要说明了数字钟的原理图、各个功能模块的硬件实现方法。软件电路设计主要说明了各功能模块的Verilog 实现，并给出了关键的功能模块的代码。最后，对本设计进行了系统测试和结果分析。 2 数字钟设计的总体方案 2.1 数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图2-1所示为数字钟的组成框图。主要包括时间基准电路、计数器电路、控制电路、译码和显示电路。其中的控制逻辑电路是比较灵活多样的，不断完善它可以增强数字钟的功能。 2-1 数字钟的组成框图EDA代表了当今电子设计技术的必威体育精装版发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用现场可编程门阵列（FPGA）实现，然后采用硬件描述语言(HDL)完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。下面介绍与EDA基本特征有关的几个概念。 a)“自顶向下”的设计方法 “自顶向下”这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这既有利于早期发现结构设计上的错误，避免设计工作的浪费，又减少了逻辑功能仿真的工作量，提高了设计的一次成功率。 现代集成电路制造工艺技术的改进，使得在一个芯片上集成数十乃至数百万个器件成为可能，但我们很难设想仅由一个设计师独立设计如此大规模的电路而不出现错误。利用层次化、结构化的设计方法，一个完整的硬件设计任务首先由总设计师划分为若干个可操作的模块，编制出相应的模型（行为的或结构的），通过仿真加以验证后，再把这些模块分配给下一层的设计师，这就允许多个设计者同时设计一