版图实验报告 - 副本.doc

电子科技大学成都学院 实验报告册 课程名称： 版图设计实验 姓 名： 学 号： 院 系： 微电子技术系 专 业： 教 师： 2011 年 12 月 25 日 实验一、欠压保护电路的原理图搭建 实验目的： 熟悉Cadence软件的作用和工作站的用法，为学习版图设计打下基础； 学习电路图的画法，为后面版图的设计做准备； 通过原理图搭建的过程，让同学们明白电路的工作原理，以及养成细心的好习惯。 实验原理和内容： 原理：将在新建库中调用出来的所需元件按照电路图连接起来。 内容： 1、新建原理图库图库； 2、绘制欠压保护电路原理图； 3、将其生成网表CDL文件。 实验步骤： 新建电路图库 进入Cadence系统，在CIW命令解释窗口，选命令File—New—Library.....新建电路图库QYBH，在对话框右边选择第二项——添加已有的技术文件。 如图1.1所示 图1.1 同样在CIW命令解释窗口选择File—New—Cellview.....新建单元0117，在Librara Name项选择刚已建立的图库QYBH，Tool项选择Virtuoso，现在建立为后面画版图做准备。 如图1.2所示 图1.2 添加基本库和模拟库，为画电路图做准备 基本库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/basic 模拟库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/artist/analoglib 如图1.3所示 图1.3 执行步骤2，在Tool项选择Composer—Schematic，设置完成后出现“Virtuoso Schematic Editing”即电路图编辑窗。如图1.4所示 图1.4 在电路图编辑窗内按i键（Add Instance的快捷键），点击框中的Browse按钮，在CSMC05MS库Cell中选取自己需要的电路元件，在View中选择spectre，如图1.5所示 图1.5 选中调出来的单个器件，按Q键，能够修改其宽长等属性，如图1.6所示 图1.6 将所调出来的单个器件按电路图连接起来，W是连线快捷键。 按P键添加Add Pin脚，在Pin Names项输入Pin脚的名字，在Direction项选择该引脚的输入输出类型，如图1.7所示 图1.7 从基本（Basic）库添加电源与接地符号，如图1.8所示 图1.8 在CIW命令解释窗口选择File—Export—CDL....生成网表（CDL）文件，如图1.9所示 图1.9 在出现的窗口中，点击Browse选择所绘的电路图路径，在Output File项输入cd.cdl，在Run Directory中填入LVS路径/home/design0117/CSMC05MS/verify/LVS，如图1.10所示 图1.10