西华大学微机原理考试题库.doc

1,典型中断处理程序结构应包括CPU中断响应，保护现场，开中断， 执行中断服务程序，关中断，恢复现场，开中断，返回等部分。 2，按照总线的规模，用途及其应用场合，总线分为数据总线，地址总线，控制总线3，串行接口RS-232C关于机械特性的要求，规定使用一个9根插针的标准连接器 4，CPU与I/O接口间传送的信息一般包括数据信息，状态信息，控制信息3种类型。3类信息的传送方向分别应是（从哪到哪）CPUI/O,CPUI/O,CPUI/O5，输入/输出端口有2种编址方法，即I/O端口与存储器单元统一编址和I/O端口单独编址，前一种编址的主要优点是1，CPU对外设的操作可使用全部的存储器操作指令2，由于I/O端口的地址空间是内存空间的一部分，这样I/O端口的地址空间可大可小从而使外设的数目几乎不受限制，而只受总存储量的限制，从而大大的增加了系统的吞吐率3，不需要专门的输入/输出指令，降低了对操作码的解码难度6，8088系统中外围设备请求总线控制权是通过HOLD进行的7，8086通过中断控制器最多可望管理外部中断的个数为2568，CPU的ALU的主要完成算数，逻辑运算及位移操作9，若设某容量为2K字节的RAM起始地址为1000H，则其终止地址为17FFH10，8088/8086系统中外围设备可屏蔽中断请求是通过INTR进行的可编程定时/计数器8253的工作方式共有6种，其中3个定时/计数器通道，3个地址寄存器11 CPU马上响应中断的必要条件之一是一条指令执行完毕后12 CPU与I/O接口间信息传送的方式有无条件传送，查询传送，中断传送，DMA传送，DMA传送方式为快速传递方式13，8086/8088的中断响应用了2个总线周期，从INTA引脚输出2个负脉冲，第1个总线周期完成AD15---AD0浮空，通知中断源，准备中断类型码，复位中断请求信号，第2个总线周期完成被响应的外设（或接口芯片）向数据总线AD7---AD0输送一个字节的中断类型码14，在Intel 8253A中通过对其中一个控制端口的编程设定和控制工作方式，其端口地址是当A1A0=11时的地址，而内存单元的有效偏移地址可由直接寻址方式，寄存器间接寻址方式，寄存器相对寻址方式，变址寻址方式，基址寻址方式，相对基址变址寻址方式15，8088CPU有20根外部地址线，8根外部数据线，其存储器分段管理，每段最大64KB，段基地址在段寄存器组中16，8088CPU工作在最大模式，必须将CPU的引脚MN/MX接地（MN/MX=0） 17，8088CPU工作在最大模式时，MN/MX=1，用8288对S2,S1,S0信号译码产生相应的总线控制信号 18，8086对外部请求相应优先级最高的请求是HOLD19，个人计算机I/O寻址空间大小一般为64K20，一个程序可包含四个段，代码段包含可执行的指令，堆栈段包含一个后进先出的数据警戒区，用于保护子程序调用时的段现场地址,和现场IP信息在宏汇编语言源程序中指令MOV AX,2345经汇编后变成MOV AX,0929H(用指令表示）在DEBUG调试程序中执行该指令后（AX)=2345H宏汇编默认十进制，DEBUG默认十六进制21，8088CPU在执行指令INT 13H时，断点地址压栈后，将转而执行中断服务子程序，入口地址存入在内存的0004CH单元到0004FH单元，其中低地址的字送至寄存器IP中，高地址字送至寄存器CS中22，若寄存器DL内容为2AH，PORT_VAL为端口13H的符号名，宏汇编语言系统对指令AND??DL,PORT_VAL??AND??OFEH汇编后产生的语句为AND DL,12H,DL内容为2AH，执行指令后DL=02H23，在串行通信方式中，有两种最基本的通信方式是异步通信（ASYNC）方式，同步通信方式 24.8086/8088中，一个最基本的总线周期由4个时钟周期（T状态）组成，在T1状态，CPU往总线发出地址信息25，8086/8088复位后从FFFF0H地址处开始执行程序26，在堆栈内，有效地址为2500H到2505H单元内依次存放10H,20H,30H,40H,50H,60H六个数，已知SP=2502H，执行POP??BX后，有SP=2504H,BX=4030H27，能完成将AL寄存器清零的有SUB AL,AL??XOR AL,AL??MOV AL,028，8086的内存空间和I/O空间是单独编址的，分别是1MB和64KB29，8086内部由执行单元（EU）和总线接口单元（BIU）两部分组成，其作用分别是从BIU中获得指令并执行和从内存储器的指定区域中取出指令送到指令队列中去排队30，8086的基址加变址寻址方式中，基址寄存器可以是BX,BP，变址寄存器可以是SI