一种基于POWERPC+FPGA无线系统设计和实现.doc

一种基于POWERPC+FPGA无线系统设计和实现 　　摘 要：在军事、抢险、应急通信等复杂环境中对无线系统需求日益增多以及多样化，本文提出一种基于PowerPC+FPGA的无线系统来应对无线系统需求和多样化的需求，阐述了硬件设计与现实，引导程序uboot、嵌入式操作系统linux、设备树如何对新平台支持与实现，以及FPGA驱动的设计与实现。实验结果显示，本文设计的无线系统硬件设计合理，uboot和linux工作稳定，FPGA驱动设计合理高效，实现无线系统之间点对点的通信，满足设计要求。 关键词：PowerPC；FPGA；CompactPCI；嵌入式操作系统；PCI；PCIe；eLBC；eTSEC 中图分类号：TP391.41 在军事、抢险、应急通信等复杂环境中对无线通信系统需求日益增多，同时现有的通信网络结构又无法满足对这些复杂环境下的移动性、抗毁性、鲁棒性、易构性等要求[1]。随着嵌入式处理器设计和工艺的发展，嵌入式处理器的性能越来越高，基于嵌入式的无线系统可以很好的满足这种复杂环境下的应用，同时也能满足体积和功耗限制的要求。本文选择用PowerPC和FPGA来实现无线通信系统的设计；PowerPC实现对操作系统的支持，FPGA实现了无线通信的链路层和物理层，方便无线通信链路层和物理层的更新，应对通信系统多样化的需求，PowerPC的CPU和FPGA都有工业级的芯片，能很好满足复杂工作环境下的要求。 本文介绍基于PowerPC+FPGA的无线系统的硬件设计与现实，描述引导程序、嵌入式操作系统、设备树如何对新平台的支持与实现，以及FPGA驱动的设计与实现。 1 设计硬件结构 基于FPGA+FPGA的无线系统可以支持一路无线信号收发也可以支持多路无线信号收发，为了兼容性和互换性，以及项目整体设计和结构要求，设计时把CPU+FPGA放在一个板卡：网络基带板，ADC、DAC和射频部分放在一个板卡：射频板，射频板实现了一路无线信号的接收和发射；网络基带板和射频板都做成6U CompactPCI标准，通过背板连接。网络基带板主要由CPU核心模块、FPGA模块、系统电源、复位及上电配置电路、系统时钟电路组成如图1。其中CPU核心模块电路主要包括CPU处理器、FLASH存储器、DDR2 SDRAM存储器、RS232串口、JTAG接口、两个千兆以太网接口、三个USB2.0接口、一个MiniPCIe接口、一个PCI接口等；FPGA部分主要包括DDR2 SDRAM、SPI FLASH、RS232、LVDS和CMOS信号接口。射频板主要由ADC、DAC、正交调制/解调电路、混频器、频率综合器、滤波器、功率放大器、LNA以及天线组成，目前实现了一路无线信号发射和一路无线信号接收功能。本文主要介绍网络基带板的设计。 图1 无线系统网络基带硬件系统结构图 1.1 设计CPU模块 CPU选择freescale的MPC8536E处理器，使用两片16bit数据宽度NOR Flash（每片128MB），其中一片Flash存储引导程序、操作系统和文件系统，一片Flash存储应用软件和日志文件，保证系统软件和应用软件的隔离，防止系统软件被迫坏；使用四片16bit DDR2 SDRAM组成64位的数据宽度实现512MB内存；CPU的UART控制器连接RS232 Transceiver实现一个RS232接口，CPU的两个eTSEC以太网控制器分别连接以太网PHY芯片实现两个千兆以太网接口，CPU的PCI控制器直接连接到CompactPCI的J1连接器上实现32位PCI接口，PCI接口根据连接到背板的槽位来决定工作在host模式还是device模式，CPU的PCIe控制器直接连接miniPCIe连接器实现一个PCIe接口。CPU的三个USB控制器分别连接USB PHY芯片实现三个USB host接口。CPU模块实现操作系统的支持和对无线信号的收发控制、无线网络和以太网络路由转发或者网桥等功能 1.2 设计FPGA模块 FPGA选择xilinx 的XC5VLX50T，使用一片SPI flash（32Mb）提供FPGA配置文件的存储、使用四片16bit DDR2 SDRAM组成64位数据宽度存储器（512MB），提供CMOS和LVDS信号接口和一路RS232接口与射频板进行通信。FPGA模块实现链路层、发射机和接收机物理层。发射机物理层主要完成FEC编码、交织、加扰、脉冲分组、同步插入、频率分配、GMSK调制、脉冲成型等功能；接收机物理层主要完成同步检测、时钟频率回复、多普勒估计与消除、GMSK解调、解扰、解交织、FEC解码等功能[2]。 1.3 设计电源、复位及上电配置电路 系统电源取自Comp