第八讲 半导体存储器-.ppt

NAND Flash芯片——K9F1208UOA * 典型芯片介绍 接口特性 NOR Flash带有SRAM接口，因此其与系统的连接可以采用如同SRAM存储器一样的方法。其操作主要包含读、写编程、扇区/块擦除和芯片擦除。 NAND Flash其数据的读取采用较为复杂的I/O口来串行地读取，且产品和厂商不同，读取的方法也不相同，因此其与微处理器的接口较为复杂，其本质实际是一个I/O接口 * 存储器系统的组织 存储器结构确定 微机中的内存往往被分为片内存储器和扩展的片外存储器。构建存储器系统时，应根据微处理器的不同，选择不同的存储器组织结构。根据微处理器的类型不同，其存储器结构也不尽相同，如： 8086/8088CPU 以及MCS-51单片机只使用片外存储器。 部分型号的C8051F单片机在片内集成了一定容量的数据存储器。当系统的容量超出该范围时，则必须通过扩展片外存储器来解决。 S3C2410（ARM920T内核）虽然理论上支持0~232-1的寻址空间，但只有1G的地址空间（00用于支持片外存储器的连接，其他空间有一小部分用于I/O端口或部件的寻址。 * * 外部存储器系统设计 外部存储器系统设计： 首先应该确定整机存储容量，再根据需要确定选用存储芯片的类型和数量 划分RAM、ROM区，画出地址分配图 并根据地址分配图确定译码方法 最后选用合适器件，画出译码电路图。 * 存储器系统设计 存储器芯片的选择： 根据存储器的容量和芯片的容量决定需要存储器芯片的数目： T=总容量/单片容量 注意：总容量是存储器单元数×8 如：64KB存储器需要2164（64K×1位）： (64K×8) / (64K×1)=8片 根据需要选择静态或动态RAM * 主存储器设计 存储器地址分配 对于8086CPU存储器地址和外设地址可以分开考虑。但对有些CPU，必须将存储器和外设的地址统一考虑。 8086的低端存储区(00000H~003FFH)是用作中断地址表，不能用作一般的程序区。 8086的高端(FFFF0H)是复位后的程序入口，使用时必须要注意。 * 主存储器设计 存储器芯片和CPU的连接 数据线：CPU的数据总线和存储器的数据线直接连接。当存储器芯片的数据线不足8位时，需要几个芯片并联，使数据线数目和CPU需要的一致。 存储器芯片并联时，地址线、控制线是并联的，但数据线是单独地接到数据总线。 这时的要求是同样的地址能选中并联在一起的几个芯片。 * 用Intel 2148 1K×4位的RAM芯片组成1K×8位的存储器 A9~A0 D7~D4 D3~D0 2148 2148 D3~D0 D3~D0 A9~A0 A9~A0 MW WR WR * 主存储器设计 8086 CPU与存储器连接的控制信号主要有：地址锁存信号ALE、选择信号，读/写信号和，准备就绪信号READY等， 存储器控制信号将与CPU上述的一些对应信号线相连。 * 主存储器设计 存储器的寻址方法——地址线的连接 要求：CPU发出一个地址，只能找到一片（或一组）存储器芯片。 一般在总线上，总是有多组存储器芯片，存储器寻址就是要区分这些存储器芯片。 存储器芯片的地址线一般总是少于CPU的地址线，也就是说，除了直接连接到存储器芯片的地址线外，还有一些没有连接的地址线。这些地址线将通过译码器形成存储器芯片的高位地址。 * 地址线的连接 根据所选用的半导体存储器芯片地址线的多少，把CPU的地址线分为芯片外（指存储器芯片）地址和芯片内的地址 片外地址经地址译码器译码后输出，作为存储器芯片的片选信号，用来选中CPU所要访问的存储器芯片。 片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。 片外地址译码电路实现片选的方法有3种：线选法、全译码法和部分译码法。 * 主存储器设计 线选法 用一条多余的地址线连接一片存储器芯片，可以直接连接，或通过反相器连接。 用线选法寻址，需要增加的硬件电路最少，甚至不需要增加任何硬件。 但是，线选法所选择的芯片的地址是不连续的，在使用中不方便。此外，线选法会产生不可以使用的地址，地址的利用率受到影响.。 * 线选法存储器译码电路 * 主存储器设计 四片存储器芯片的地址分别是： A15 A14 A13 A12 A11 ……… A0 芯片地址 Ⅰ 1 1 1 0 0 …… 0 E000H ~ EFFFH 1 …… 1 Ⅱ 1 1 0 1 0 …… 0 D000H ~ DFFFH 1 …… 1 Ⅲ 1 0