NAND Flash和嵌入式处理器S3C44B0X的接口设计.doc

嵌入式系统中的存储接口设计 摘要：本文介绍了三星公司的NAND Flash存储器芯片K9F2808u0b的基本结构，研究了嵌入式处理器S3C44B0X的接口设计，并给出了接口的硬件部分以及软件部分的设计方法。 关键词：NAND Flash存储器；S3C44B0X；嵌入式系统 1、引言 嵌入式系统在消费电子、工业控制、通讯 图1 K9F2808U0B的功能框图 3、K9F2808U0B与S3c44b0x的连接 3.1硬件部分 K9F2808U0B采用串行工作方式，且8位I/O端口采用地址、数据和命令复用的方法，这样的设计显著减少了芯片的管脚数目，并为系统的升级带来了方便。在为低时，把置低就可以把K9F2808U0B的命令、地址、数据通过I/O口写进去。 K9F2808U0B的数据输入输出口与CPU的数据总线相连，CPU的Bank1的连接线nGCS1分别与nOE、nWE相与后与Flash的和相接，起到片选的作用。因此要读写FLASH数据口的数据，只要在Bank1的任一地址（00x03FFFFFF）读写相应的数据就可以了。K9F2808U0B的读/写信号是直接通过S3c44b0X的读/写信号驱动的，K9F2808U0B的ALE地址允许信号、CLE命令允许信号、片选使能信号分别由S3c44b0X的输入输出引脚来控制，其硬件连接如图2所示。 图2 K9F2808U0B8与S3c44b0x的硬件连接 3.2软件部分 对于K9F2808U0B的操作主要有页读取、页编程、块擦除等操作。本文中以页编程为例，图3是NAND Flash的标准页编程的时序图。具体的页编程操作如下：首先是发命令阶段，向I/O口发送页编程操作第一个命令字（0x80），表示是页编程操作。然后是发地址阶段，连续发送4个地址字，K9F2808U0B的地址寄存器接收到地址值后，等待接收数据；当数据总线发送数据后，K9F2808U0B连续接收数据，直到接收到页编程的第二个命令字（0x10），即结束等待接收数据的状态，信号将维持“忙”一段时间，此后变为准备好状态。最后总线上发出读状态命令字（0x70），则K9F2808U0B的命令寄存器接收并响应该命令，向I/O口发送表示操作成功的状态数据（0x00）或表示操作失败的状态数据（0x01）。 图3 NAND Flash的标准页编程的时序图 当S3c44b0X往K9F2808U0B中写入数据时，先要写入命令字0x80，通知K9F2808U0B要进行写入数据操作，然后写入地址，接着写入数据。不过在写入数据完毕后，要写入0x10。然后循环检测到写入数据完成与否状态位，如为0，则表示数据写入尚未完成，继续查询，直到检测到状态变为1，写入完毕。最后进行数据写入校验，即读取出已写入到芯片中的数据与待写入的数据比较，由此判断写入数据成功与否。图4为页编程的程序流程图。 图4 页读出的程序流程图 4结束语 经过实际的实验调试，本文中所介绍的ARM7微处理器与K9F2808u0b芯片的接口设计的方法可以成功的应用于嵌入式系统中，并且具有低成本、高性能的优点。本文中的设计方法同样适用于其他微处理器与NAND Flash存储器芯片的接口设计。 参考文献 [1]Samsung Electronics Limited，Datasheet of K9F2808Q(U)0B [2] 马丰玺，杨斌，卫洪春.非易失存储器NAND Flash及其在嵌入式系统中的应用[J].计算机技术与发展2007，1 [3]李春光，赵月，王旭春.嵌入式微处理器与Flash闪存的接口设计实现[J].微计算机信息，2006，22 写入70Ｈ DATA0~DATA7 DATA16/IISLRCK/GP0 DATA17/IISDO/GP1 DATA18/IISDI/GP2 DATA19/IISCLK/GP3 S3c44b0X nOE nGCS1 nWE OM0 OM1 I/O0~I/O7 ALE CLE CE R/B WE K9F2808U0B RE WP VCC VSS X-缓冲锁存 及译码 Y-缓冲锁存 及译码 128M+4Mb NAND Flash存储阵列（512+16）字节 数据寄存器 缓冲寄存器 Y-选通门 命令寄存器 I/O缓冲及锁存 全局缓冲 输出驱动 控制逻辑及 高电压产生 命令 CLE ALE ● ● ● ● VCC VSS I/O0~I/O7 ● R/B=1? 写入数据 写入地址 写入80Ｈ 开始 VDD33 写入00Ｈ 写入10Ｈ 否 I/O=0? 编程出错 是 是 否 写入地址 等待tR时间 校验数据 否 编程出错 是 编程结束