南工大数字逻辑课件3.ppt

内容要求 了解逻辑电路的一般特性； 了解MOS管和BJT管的开关特性； 掌握典型CMOS和TTL门的逻辑功能、外部特性、主要参数和使用方法； 了解一些特殊门电路的逻辑功能； 了解实际应用中的若干问题和抗干扰措施； §3.1 逻辑门电路的一般特性 逻辑器件的数据手册一般提供门电路的电 压传输特性、输入和输出高、低电压、噪声 容限、传输延迟时间和功耗等技术参数。 一、输入和输出的高、低电平 不同系列的逻辑电路，输入和输出对应的电压 范围也不同。 74HC系列CMOS门（工作电压为5V时）： 输入电压：VIH：3.5~5.0 V VIH(min) VIL：0~1.5 V VIL(max) 输出电压（所带负载不同，对应电压值也不同）： – CMOS负载：VOH：4.9~5.0 V VOL：0~0.1 V – TTL负载： VOH：3.84~5.0 V VOL：0~0.33 V VOH(min)、 VOL(max) 二、噪声容限 表示门电路的抗干扰能力。允许叠加在工作信 号上的最大噪声幅度，称为噪声容限。噪声幅度不 超过输入电平的最小值和最大值时，不会引起电路 输出状态的变化。 噪声容限值越大，抗干扰能力越强。 输入高电平噪声容限： VNH=VOH(min)-VIH(min) 输入低电平噪声容限： VNL=VIL(max)-VOL(max) 三、扇入、扇出系数 前后级之间电流的联系。 拉电流负载 拉电流负载：负载电流从“与非门”流向外电路。  拉电流情况：当驱动门的输出为高电平时，将有电流IOH从驱动门拉出而流至负载门，当负载门的个数增多时，必将引起输出高电压的降低，但不得低于标准高电压。 灌电流负载 灌电流负载：负载电流从外电路流入“与非门” 灌电流情况：当驱动门的输出端为逻辑0，负载门产生灌电流。负载门的个数增加会引起VOL升高，因此负载门的个数不得超过一定限度。 特别提示： 逻辑门电路的数据手册中不给出扇出系数，必须通过计算或实验得出。 设计时留有余地，保证电路或系统正常运行。 实际工程中，若IOH和IOL不相等，则 NOL≠NOH 通常取二者中的最小值。 对于CMOS门电路，所带负载类型不同时，扇出系数不同。 当负载为CMOS门时，其输入电容不容忽视。 例：计算下列情况的CMOS门电路的扇出系数。 1、负载为CMOS门。1）保证其输出高电平为4.9V。 此时IOH=-20uA， IOL=20uA， IIH=1uA， IIL=-1uA； （负号表示从器件流出，正号表示流入器件） 2）允许其输出电平降至TTL门的3.84V。此时， IOH=-4mA， IOL=4mA， IIH=1uA， IIL=-1uA； 解：1）NOH=NOL=20/1=20 2）NOH=NOL=4000/1=4000 注：实际不可能，负载门的输入电容充放电 会影响门电路的开关速度。 2、负载为TTL门（74HCT系列与其兼容）。若为74LS系列TTL门： IOH=IOL=4mA，而 IIH=0.02mA， IIL=0.4mA。 解：1）NOH=IOH/IIH=4/0.02=200 NOL=IOL/IIL=4/0.4=10 则，扇出系数为10。 §3.2 半导体器件的开关特性 对应于有触点开关的“断开”和“闭合”。 1、二极管 正向导通，相当于开关闭合。 反向截止，相当于开关断开。 2、三极管 3、MOS管(场效应管） 场效应管与晶体管的比较 CMOS集成电路的性能特点 微功耗—单门静态功耗在毫微瓦（nw）数量级。 高噪声容限—一般在40%电源电压以上。 宽工作电压范围—电源电压一般为1.5~18伏。 高逻辑摆幅—CMOS电路输出高、低电平的幅度达到 全电：逻辑“1”为VDD，逻辑“0”为VSS。 高输入阻抗—CMOS电路的输入阻抗大于108Ω,一般可达1010Ω。 高扇出能力—CMOS电路的扇出能力大于50。 低输入电容—CMOS电路的输入电容一般不大于5PF。 宽工作温度范围—陶瓷封装为- 55℃ ~ 125℃；