吉大通信数电课件 第6章 时序逻辑电路.ppt

第六章 时序逻辑电路 §6-1 概述 1. 同步时序电路与异步时序电路（按触发器状态改变方式） 同步：存储电路中所有触发器的时钟使用统一的CP,状态变化发生在同一时刻 异步：没有统一的时钟,触发器状态的变化不是同时发生的。 2.米利型（Mealy）和摩尔型（Moore）（按电路输出与输入、触发器状态的关系） 米利型：不仅与现态有关，而且取决于电路当前的输入。 摩尔型：仅取决于电路的现态，而与电路当前的输入无关。 §6.2 时序电路的分析方法 §6.3 若干常用的时序逻辑电路 6.3.2 计数器 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、非二进制（典型的有十进制）。 6.3.2 计数器 【例6-4】 将计数器74161采用同步译码反馈预置零法构成模10计数器。 【例6-5】 将计数器74161采用同步译码反馈预置数法构成余3码模10计数。 2）同步进位反馈预置数法。 【例6-6】 将计数器74161采用同步进位反馈预置数法构成模10计数器。 【例6-10】 试将两片16进制计数器74161采用整体同步置零法构成二十九进制计数器。 §6.4 时序逻辑电路的设计方法 例6-8 试用两片16进制计数器74161采用并行进位法 构成256进制计数器。 2、连接方式与特点 1）同步CP方式。 2）用低位的进位信号控制高位的功能转换端， 高位仅在 EP=ET=C1=1 的时间内计数。 3、进制 M M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 高位、低位各自能输出10个稳定状态： 1、连接线路 Q3 Q2 Q1 Q0 C CP EP ET 74LS161 RD LD D3 D2 D1 D0 Q3 Q2 Q1 Q0 C CP EP ET 74LS161 RD LD D3 D2 D1 D0 CP 1 Y （1） （2） 例3 电路如图，试分析电路为几进制计数器，两片之间是几进制。 解： 1、连接方式与特点 异步CP方式。（1）片Y’端的进位信号是（2）片的时钟。 （1）片是10进制， 当两片计数到0001、0010状态时，电路整体清零。 Y 端是此计数器的进位输出端，进位信号为Y=0。 CP 1 Y （1） （2） Q3 Q2 Q1 Q0 C CP EP ET 74LS161 RD LD D3 D2 D1 D0 Q3 Q2 Q1 Q0 C CP EP ET 74LS161 RD LD D3 D2 D1 D0 1 1 Y′ （即：两片之间是10进制）。 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 2、 计数状态表 （2）片 （1）片 CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数 1 … … 9 0 0 0 0 … 0 0 0 0 10 0 0 0 0 0 0 0 1 11 0 0 0 1 0 0 0 1 12 0 0 1 0 0 0 0 1 1 2 … 10 11 12 13 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 暂态 3、进制 M M = 10 + 2 = 12 。 RD=0 例4 电路如图，试分析电路为几进制计数器，两片之间是几进制。 解： （1）片的进位信号控制（2）片的使能端， Y 端是此计数器的进位输出端，进位信号为Y=0。 两片之间是16进制。 当两片计数到0100、0010状态时， Q3 Q2 Q1 Q0 C CP ET EP 74LS161 RD LD D3 D2 D1 D0 Q3 Q2 Q1 Q0 C CP ET EP 74LS161 RD LD D3 D2 D1 D0 CP 1 （1） （2） 1 1 Y 同步CP方式。 （2）片仅在 ET=EP=C1=1 的时间内计数。 1、连接方式与特点 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 电路总体置入0。 （2）片 （1）片 CP顺序 Q3Q2Q1Q0 Q3Q2Q1Q0 状态数 1 … … 16 0 0 0 0 … 0 0 0 1 1 2 … 17 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 15 0 0 0 0 16 1