EDA电风扇自动定时控制器的设计.docx

  1. 1、本文档共18页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA电风扇自动定时控制器的设计

EDA技术课程设计任务书系(部):电子与通信工程系 专业:电气工程及其自动化 指导教师:课题名称电风扇自动定时控制器的设计设计内容及要求实现一个电风扇自动定时控制器,该控制器可设置电风扇延迟启动时间及风扇运转的时间(分、秒);使用数码管显示延迟启动或风扇运转的倒计时时间。如:C-02-55表示延迟状态剩余键位2分55秒;A-03-12表示风扇还要继续运行3分12秒;“开始”按钮按下时,报讯3声;“暂停”按钮按下时,停止倒计时,再按一次暂停键,倒计时开始。系统提供50MHZ频率的时钟源。完成该系统的硬件和软件的设计,并制作出实物装置,调试好后并能实际运用(指导教师提供制作所需的器件),最后就课程设计本身提交一篇课程设计说明书。设计工作量1、VHDL语言程序设计;2、波形仿真;3、在实验装置上进行硬件测试,并进行演示;4、提交一份完整的课程设计说明书,包括设计原理、程序设计、程序分析、仿真分析、硬件测试、调试过程,参考文献、设计总结等。进度安排起止日期(或时间量)设计内容(或预期目标)备注第1天课题介绍,答疑,收集材料第2天设计方案论证第3天进一步讨论方案, 对设计方案进行必要的修正,方案确定后开始进行VHDL语言程序设计第4天设计VHDL语言程序第5~9天在实验装置上进行硬件测试,对VHDL语言程序进行必要的修正,并进行演示第10天编写设计说明书教研室意见年 月 日系(部)主管领导意见年 月 日课程设计鉴定表姓名学号专业电气工程及其自动化班级设计题目电风扇自动定时控制器的设计指导教师指导教师意见:评定等级: 教师签名: 日期: 答辩小组意见:评定等级: 答辩小组长签名: 日期: 教研室意见:教研室主任签名: 日期: 系(部)意见:系主任签名:  日期: 说明课程设计成绩分“优秀”、“良好”、“及格”、“不及格”四类;目录一、设计目的2二、设计环境2三、设计原理23.1 设计框图23.2 模块功能介绍23.3 引脚描述23.4 模块程序设计及其仿真结果23.4.1分频模块23.4.2倒计时模块23.4.3 模式控制模块23.4.4 蜂鸣器模块23.4.5 扫频模块23.4.6 顶层模块设计2四、硬件测试结果2五、心得体会2六、参考文献2一、设计目的(1)熟悉FPGA开发的环境和FPGA的结构,了解FPGA开发的流程,熟悉VHDL语言设计电路的方法;(2)能够更熟练地使用VHDL设计FPGA;(3)增加把知识用于实践的实践能力。二、设计环境软件环境:QuartusⅡ9.0设备:Create-SOPC实验平台 ByteBlasterⅡ下载电缆三、设计原理 3.1 设计框图stopout0bin clkqainstartyy总体设计可以分为以上几个模块3.2 模块功能介绍 (1)分频模块模块的功能是把 50MHz 的系统时钟转换为两个 1Hz 的时钟一个1/1000000Hz的时钟。1Hz的时钟供倒计数模块和蜂鸣器模块的使用;1/1000000Hz的时钟供扫频模块的使用。(2)倒计时模块 选择开始(暂停)模式后,通过控制使能端有效开始倒计时,表示电风扇开始工作倒计时(暂停倒计时)。(3)模式控制模式选择需要的工作模式。包括两个模式:暂停、开始。(4)蜂鸣器模块 倒计时开始前报讯三声。(5)扫频模块 能够正常显示工作模式和倒计时时间。3.3 引脚描述(1)输入开关管脚 表1.信号名称功能描述输入输出位宽引脚分配clk系统时钟,频率为50MHzinput1PIN_J3stop倒计时模块时能端,低电平有效input1PIN_M3bin倒计时模块置位端低电平正计数,高电平减计数input1PIN_M4start蜂鸣器模块、倒计时模块、模式选择模块的使能端,高电平有效Input1PIN_R1ain模式选择模块置位端,高电平为开始,低电平为暂停input1PIN_P3(2)输出显示管脚表2信号名称功能描述输入输出位宽引脚分配q控制g~a的亮灭output7q6—PIN_K4q5—PIN_L2q4—PIN_H1q3—PIN_H4q2—PIN_H3q1—PIN_L4q0—PIN_L3out0控制八个数码管的两灭output8out00—PIN_G4out01—PIN_G3out02—PIN_E2out03—PIN_F2out04—PIN_F1out05—PIN_G2out06—PIN_G1out07—PIN_H2yy接蜂鸣器,高电平有效output1PIN_F143.4 模块程序设计及其仿真结果3.4.1分频模块 (1)实验程序:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin is port(clk0: in std_l

您可能关注的文档

文档评论(0)

pangzilva + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档