哈工大数电上机实验报告.docx

数字逻辑电路与系统上机实验报告 哈尔滨工业大学组合逻辑电路的设计与仿真2.1 实验要求本实验练习在Maxplus II环境下组合逻辑电路的设计与仿真。2.2三人表决电路实验2.2.1 实验目的1. 熟悉MAXPLUS II原理图设计、波形仿真流程2. 练习用门电路实现给定的组合逻辑函数2.2.2 实验预习要求1. 预习教材《第四章 组合逻辑电路》2. 了解本次实验的目的、电路设计要求2.2.3 实验原理设计三人表决电路，其原理为：三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。输入：A、B、C，为’1’时表示同意，为’0’时表示不同意；输出：F，为’0’时表示提案通过，为’1’时表示提案不通过；电路的真值表如下：ABCF00000010010001111000101111011111要求使用基本的与门、或门、非门在MAXPLUS II环境下完成电路的设计与波形仿真。2.2.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_2.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。三人表决电路原理图3. 新建一个波形仿真文件，命名为EXP2_2.scf，加入所有输入输出信号，并绘制输入信号A、B、C的波形（真值表中的每种输入情况均需出现）。4. 运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。三人表决电路仿真波形图2.3 译码器实验2.3.1实验目的熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。2.3.2实验预习要求1. 预习教材《4-2-2 译码器》一节2. 了解本次实验的目的、电路设计要求2.3.3实验原理译码器是数字电路中的一种多输入多输出的组合逻辑电路，负责将二进制码或BCD码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。商品的译码器品种较多，有2-4线、3-8线、4-10线及4-16线等。本实验练习对双2-4线译码器74LS139的扩展，并用其实现特定的组合逻辑。74LS139包含两个2-4线译码器，其输入输出如下：输入A1,B1译码器1的地址输入G1N译码器1的使能A2,B2译码器2的地址输入G2N译码器2的使能输出Y10N, Y11N,Y12N, Y13N译码器1的输出端Y20N, Y21N,Y22N, Y23N译码器2的输出端74LS139中译码器1真值表如下：输入输出G1NB1A1Y13NY12NY11NY10N1----1111000111000111010101011011011174LS139中译码器2真值表如下：输入输出G2NB2A2Y23NY12NY21NY20N1----11110001110001110101010110110111要求使用两片74LS139实现逻辑函数，在MAXPLUS II环境下完成电路的设计与波形仿真。2.3.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_3.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。译码器实现逻辑函数原理图3. 新建一个波形仿真文件，命名为EXP2_3.scf，加入所有输入输出信号，并绘制输入信号A、B、C、D的波形（每种输入情况均需出现）。4. 运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。译码器实现逻辑函数仿真波形图- 4 -