多功能数字钟电路报告.doc

目录 一、设计总体思路 1 1．1．1、晶体振荡电路及分频器电路 1 1．1．2、时间计数器电路 1 1．1．3、译码驱动电路以及LED显示电路 1 1．1．4、校时电路 1 1．1．5、整点报时电路 2 二、工作流程图 2 三、单元电路设计 3 3．1．1、时间脉冲电路 3 3．1．2、计数电路 4 3．1．3、LED显示译码电路 7 3．1．4、 校时电路 7 3．1．5、 整点报时电路 8 四、总电路图 9 五、电路的安装调试 10 六、故障分析与改进 11 七、心得体会 11 八、附录（元件清单） 12 九、参考文献 13  一、设计总体思路 1．1．1、晶体振荡电路及分频器电路： 数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。 1．1．2、时间计数器电路： 时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器以及是时个位和时十位计数器电路构成。 （1）六十进制计数电路。秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器 （2）二十四进制计数电路。时个位和时十位计数为24进制计数器。 1．1．3、译码驱动电路以及LED显示电路： 译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。需要注意的是译码驱动电路的选择和数码管LED要配套使用。用74LS48为高电平输出有效，对应选择LED为共阴极数码管。若选用74LS47，则选择LED为共阳极数码管。 1．1．4、校时电路： 数字钟在启动及运行的过程中，每当与标准的实际时间不相符时，需要对数字钟显示系统按标准时间进行校正。自动校时电路，只需要人按下开关，计数器因为有脉冲输入自动增长，当计数到标准时间时，再打开开关。 1．1．5、整点报时电路： 一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒，其作用方式是发出连续或有节奏的音频声波，较复杂的电路也可以实现语音提示。 工作流程图 电路的工作原理： 振荡器产生的标准秒脉冲信号作为数字钟的振源。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。 由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路，整点报时电路五大部分组成。下面将对各部分电路进行设计: 单元电路设计 3．1．1、时间脉冲产生电路 振荡电路由555构成的自激多谐振荡器直接产生555 1Hz时钟脉冲频率。 图3 555定时器 注:电路中R2可选为可调电阻，我们可以通过调节R2的阻值获得所需的1H的秒脉冲，而需要采用分频电路。 3．1．2、 计数电路 数字钟的计数电路是用两个六十进制计数电路和一个二十四进制计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01 02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。 下面将分别介绍60进制计数器和24进制计数器。 (1)四位二进制同步计数器741601）结构74LS160为中规模集成的4位同步二进制计数器，具有二进制加法计数功能之外,还具有预置数、保持和异步置零等附加功能。异步置零即只要RD出现低电平，触发器立即被置零，不受CP的控制。功能异步清除当清除端RD=0，各触发器的输出端QA~QD就全部被复位为0状态，计数器的输出呈现“0000”状态。此时与其它输入端状态（包括CP时钟信号）均无关。同步预置(送数)计数器具有并行输入数据的功能。当LD=0，R=1时，计数器执行并行送数，在置数输入端A、B、C、D预置某个外加的数据，在CP脉冲上升沿来到时，输出端即反映输入数据的状态。 计数当LD = RD = EP=ET）= 1时，计数器执行计数。设计数器的初始状态QDQCQBQA = 0000，当第十五个计数脉冲作用后，计数器状态为“1111”，进位输出QCC=TQAQBQCQD 为1，表示已计满，当第十六个计数脉冲作用后，计数器恢复到初始的全零状态。74161的功能表如 认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。Buzzer 蜂鸣器 1 Switch 开关 3 九、参考文献 1、《电子线路设计、实验、测试》（第二版） 华中理工大学出版