微机原理与接口技术之 二章 2.ppt

内容复习 8086CPU结构 8086CPU结构 §2-1 8086CPU结构 地址的形成 §2-1 8086CPU结构 二、最小模式系统 存储器寻址 一、存储器地址的分段 §2-3 一、存储器地址的分段 §2-3 一、存储器地址的分段 §2-3 一、存储器地址的分段 §2-3 一、存储器地址的分段 §2-3 二、8086存储器的分体结构 §2-3 二、8086存储器的分体结构 §2-3 二、8086存储器的分体结构 §2-3 二、8086存储器的分体结构 §2-3 二、8086存储器的分体结构 §2-3 二、8086存储器的分体结构 §2-3 二、8086存储器的分体结构 §2-3 三、堆栈的概念 §2-3 三、堆栈的概念 §2-3 三、堆栈的概念 §2-3 三、堆栈的概念 §2-3 三、堆栈的概念 §2-3 微型计算机的发展概况 8086CPU内部结构 8086CPU引脚及功能 8086CPU存储器组织 8086CPU系统配置 8086CPU时序 一、8086系统配置 §2-4 一、8086系统配置 §2-4 一、8086系统配置 §2-4 §2-4 8086系统配置 §2-4 8086系统配置 §2-4 8086系统配置 §2-4 8086系统配置 §2-4 8086系统配置 课堂小结 最小模式系统 8086CPU 存储器 I/O接口芯片 1片8284A，作为时钟发生器 3片8282／8283或74LS373，作为地址锁存器 2片8285／8287或74LS245，作为双向数据总线收发器 最小模式系统 时钟 发生器 RES Vcc CLK READY RESET RD WR M / IO ALE 8086CPU A19 ~A16 AD15~AD0 DEN DT/R MN / MX Vcc STB 8282/8283 OE 8286/8287 T 地址/数据 地址 存储器 DATA I/O芯片 DATA BHE OE BHE 20位 16位 地址总线 数据总线 8282/8283是三态缓冲的8位数据锁存器，8282的输入和输出信号同相(8283的输入和输出信号反相)。 P42 地址锁存器8282/8283 最小模式系统 8286/8287是三态8位双向数据收发器，可增加驱动能力。8286数据输入与输出同相(8287数据输入与输出反相)。 双向数据总线收发器8286/8287 8282/8283是三态缓冲的8位数据锁存器，8282的输入和输出信号同相(8283的输入和输出信号反相)。 P42 地址锁存器8282/8283 最小模式系统 8286/8287是三态8位双向数据收发器，可增加驱动能力。8286数据输入与输出同相(8287数据输入与输出反相)。 双向数据总线收发器8286/8287 产生CLK信号，该CLK信号是8086CPU的内部和外部的时间基准信号，由驱动门电路进行功率放大 。 时钟发生器8284 最小模式系统