微机原理 冯博琴 第2章.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 面向存储器的双总线结构 在单总线结构基础上增加一条CPU到存储器的高速总线 * CPU M I/O I/O I/O * 3.三总线结构 　　 它是在双总线系统的基础上增加I/O总线形成的。  　 在DMA方式中，外设与存储器间直接交换数据而不经过CPU，从而减轻了CPU对数据输入输出的控制，而“通道”方式进一步提高了CPU的效率。通道实际上是一台具有特殊功能的处理器，又称为IOP(I/O处理器),它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。显然，由于增加了IOP，使整个系统的效率大大提高。然而这是以增加更多的硬件代价换来的。 总线操作 特点： 任意时刻，总线上只能有一对设备进行信息交换。（分时） 总线周期 微处理器通过外部总线对存储器或I/O端口进行一次读/写操作的过程。 一个总线周期内做的操作： 总线请求 总线仲裁 寻址 数据传送 * 总线性能指标 －－总线的带宽 总线本身所能达到的最高传输速率，是衡量总线性能的 重要指标，单位兆字节每秒(MB/s)。 * 【例1】(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少? [解]　　 (1)设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示， 　　　　根据定义可得 Dr = D/T = D×1/T = D×f =4B×33×1000000/s=132MB/s (2)64位=8B， Dr= D×f =8B×66×1000000/s=528MB/s 总线的基本功能 数据传送 同步方式 异步方式 仲裁控制 链式查询方式 计数器查询方式 独立请求方式 出错处理 总线驱动 * 同步、异步方式 * 在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，因此，同步定时具有较高的传输频率。  同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况。 在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。在这种系统中，不需要统一的共公时钟信号。总线周期的长度是可变的。 　 异步定时的优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但这以增加总线的复杂性和成本为代价。 链式查询方式 * 独立请求方式 * 三、常用系统总线 ISA（8/16位） PCI（32/64位） AGP（加速图形端口，用于提高图形处理能力） * PCI总线体系结构 P64图2-31 * * * * * * * * * * * * * * * * * * * * * * * 总线保持信号 HOLD：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时， 通过该引脚向CPU发出请求。 HLDA：总线保持响应信号输出端。CPU对 HOLD信号的响应信号。 * * 三、8088CPU的内部结构 8088内部由两部分组成： 执行单元（EU） 总线接口单元（BIU） * 执行单元包括 运算器 8个通用寄存器 1个标志寄存器 EU部分控制电路 * 教材第46页图2-6图 执行单元 功能 指令译码 指令执行 暂存中间运算结果 保存运算结果特征 * 指令的执行 在标志寄存器FLAGS中 在ALU中完成 在通用寄存器中 总线接口单元 功能： 从内存中取指令到指令预取队列 负责与内存或输入/输出接口之间的数据传送 在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。 * 结论 指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求 * 8088的内部寄存器 含14个16位寄存器，按功能可分为三类 8个