[电子电路]基于0.5μm BCD工艺的欠压锁存电路设计.docVIP

基于0.5μm BCD工艺的欠压锁存电路设计 感谢到访我的主页：/hechaoscut(文档西游) 本文档格式为WORD,若不是word文档,则说明不是原文档。 若图片过大，下载后拉小即可。 　　随着集成电路技术的发展，对电源管理芯片的开关频率、传输延迟、稳定性、功耗等各种要求越来越高，以保证电源电压在波动的情况下能够可靠的工作。 　　一般的电源芯片上电启动时，电源会通过输入端的等效电阻和电容对其充电，使得电源芯片的电压逐步上升，直到电压上升到芯片的开启电压时电路正常工作。然而若系统的负载电流较大，有可能把电路的电压拉低到开启电压以下，出现一开启就关断的情况。为了保证电路正常进入启动状态并且稳定工作，同时也为了电路工作时电源电压的波动不会对整个电路和系统造成损害，一般使用所谓的欠压锁存(Under Voltage LockOut，UVLO)电路对电源电压实时监控和锁存。 　　传统电源管理类集成电路的欠压锁存电路的设计思路都是由比较器、带隙基准参考电压和一些逻辑部件构成的，其存在响应速度跟不上，功耗大，电路面积太大等问题。针对这些问题，设计一种新的1 应用框图与传统电路结构 　　图1是DC-DC电源管理系统结构图。引脚Vstr直接与220 V交流整流器相连，最大耐压650 V。只要芯片一上电，UVLO电路就实时地对电源电压进行监控。芯片刚上电时，电流通过引脚Vstr给引脚VCC外接电容充电，当充电到芯片预置的开启电压Von时，UVLO电路输出电平发生翻转，芯片内部电路开始工作，Vstr对地短路，芯片电源由辅助变压器对VCC外接电容充电供给。正如上所述，UVLO电路同时设置了一个关闭电压Voff(Voff Von)，用于防止由于系统负载电流较大而引起的一上电就关断的情况。同时，由其他情况引起的电源电压波动导致芯片电压下降到Voff时，UVLO电平恢复，芯片不产生参考电源，所有逻辑操作都将被终止。 　　由此可见，UVLO电路实质上是一个迟滞电压比较器，它必须具备反应速度灵敏，门限电压稳定，滞回区间合理，温度漂移较低等特点。但是许多电源管理类集成电路的欠压锁存电路的设计思路都是由比较器、带隙基准参考电压和一些逻辑部件构成的，如图2所示。不是响应速度跟不上，就是功耗太大，更重要的是这种电路使用带隙基准参考电压源和分压电路，太过于复杂，使得电路面积太大而不利于降低成本。 　　在此提出一种基于0．5μm 2 电路工作原理 　　如图3为所设计的UVLO电路图。 　　晶体管Q1和Q2，电阻R1，R2利用了带隙基准原理组成的比较器，有些文献也把这种比较器称为带隙基准比较器。文献[4]给出了类似的电路拓扑结构，但是对于电路具体工作原理没有做出详细的解释。MOS管M2，M3为其提供有源负载，M1，M2，M3，M4，M5，M6组成镜像管，R3，R4，R5，R6和M9组成电阻分压网络，其中M9管的作用下面会详细介绍，R7，M7；R8，M8组成两级反相器，Vaa是由Vcc通过稳压二极管产生。 　　取晶体管Q1的发射区面积是Q2的6倍，那么两个晶体管的跨导关系是： 　　由于电阻R1，R2的射极反馈作用，所以晶体管Q1，Q2的等效跨导分别是： 　　一般情况下gm2R1》1，所以Gm1 Gm2。于是，当芯片的电源电压Vcc波动时，晶体管Q1的集电极电流IC1比晶体管Q2的集电极电流IC2变化量要小。正是基于这种集电极电流变化量的快慢，带隙基准比较器以IC1为参考端来比较IC1和IC2大小。首先当VCC由低压逐步上升时分以下三种情况： 　　(1)当Vcc比正常供电低的情况下，由于Q1的等效跨导较Q2的跨导小，流过Q2的电流IC2比流过Q1的电流IC1小。如果M1，M2，M3，M4，M5，M6都处在饱和区，那么通过电流镜M1，M2，M5，M6镜像到M6管的漏电流ID6比通过电流镜M3，M4镜像到M4的漏电流ID4(ID4和ID6均指的是大小而不包含方向)大，这在同一条直流通路下是不可能的，这就驱使M6进入线形区，以保持和M4的漏电流相等。这样带隙基准比较器的输出X点为低电位，经反向后UVLO输出高电位从而关闭基准电源和锁存整个芯片。应当注意的是此时M9管处于导通状态。 　　(2)当VCC继续上升到接近Von时，流过Q1和Q2集电极电流近似相等，即IC1△IC2，那么这时所有镜像对管都处于饱和区且电流相等。由于PMOS导通电阻比NMOS导通电阻大2～3倍，选择Vaa=5 V。则X点电位大于M7的阈值电压，M7管导通且首先工作在饱和区，选择M7，M8管的宽长比相等，R7=R8，此时： 　　只要适当选择M7